特表 2023-520665 自己昇圧プッシュプル増幅器のための同相モード電圧コントローラ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-05-18

(54)【発明の名称】自己昇圧プッシュプル増幅器のための同相モード電圧コントローラ

(51)【国際特許分類】

   H03F 1/52 20060101AFI20230511BHJP

   H03F 3/217 20060101ALI20230511BHJP

   H03F 3/30 20060101ALI20230511BHJP

【ＦＩ】

H03F1/52 210

H03F3/217 130

H03F3/30

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022557947

(86)(22)【出願日】2021-03-04

(85)【翻訳文提出日】2022-11-22

(86)【国際出願番号】 US2021020793

(87)【国際公開番号】W WO2021194712

(87)【国際公開日】2021-09-30

(31)【優先権主張番号】16/829,750

(32)【優先日】2020-03-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】591009509

【氏名又は名称】ボーズ・コーポレーション

【氏名又は名称原語表記】ＢＯＳＥ ＣＯＲＰＯＲＡＴＩＯＮ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】レムコ・ターウォル

(72)【発明者】

【氏名】トーマス・オマール・パウエル

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA02

5J500AA17

5J500AA27

5J500AA41

5J500AA66

5J500AC36

5J500AC53

5J500AC57

5J500AF12

5J500AF15

5J500AH09

5J500AH29

5J500AH33

5J500AK17

5J500AK24

5J500AK26

5J500AK34

5J500AK47

5J500AK53

5J500AK62

5J500AM09

5J500AM21

5J500AS05

5J500AT02

5J500AT06

5J500PG01

5J500WU02

5J500WU10

(57)【要約】

様々な実装形態は、入力信号を増幅するためのシステムを含む。特定の実装形態では、システムは、入力信号を受信して、一対の調整された信号を出力するように構成された同相モード電圧コントローラと、調整された信号に応答して一対のパルス幅変調（ＰＷＭ）信号を発生させる変調器と、ＰＷＭ信号を受信して、増幅された出力を発生させるように構成された自己昇圧プッシュプル増幅器であって、入力信号の増幅されたバージョンを表す差動モード電圧を発生させるように構成されている、自己昇圧プッシュプル増幅器と、を含み、同相モード電圧コントローラによって発生された調整された音声信号は、低減された同相モード電圧で自己昇圧プッシュプル増幅器を動作させる、動的に調整されたゲイン及びデューティサイクルオフセットを含む。

【特許請求の範囲】

【請求項1】

増幅器システムであって、
入力信号を受信して、一対の調整された信号を出力するように構成された同相モード電圧コントローラと、
前記調整された信号に応答して一対のパルス幅変調（ＰＷＭ）信号を発生させる変調器と、
前記ＰＷＭ信号を受信して、増幅された出力を発生させるように構成された自己昇圧プッシュプル増幅器であって、前記入力信号の増幅されたバージョンを表す差動モード電圧を発生させるように構成されている、自己昇圧プッシュプル増幅器と、を備え、
前記同相モード電圧コントローラによって発生された前記調整された信号が、低減された同相モード電圧で前記自己昇圧プッシュプル増幅器を動作させる、動的に調整されたゲイン及びデューティサイクルオフセットを含む、増幅器システム。

【請求項2】

前記入力信号が、パルスコード変調（ＰＣＭ）信号を含む、請求項１に記載の増幅器システム。

【請求項3】

前記入力信号が、アナログ信号を含む、請求項１に記載の増幅器システム。

【請求項4】

前記同相モード電圧コントローラが、
前記入力信号を評価して、検出されたレベルを決定するシステムと、
前記検出されたレベル、定義された供給電圧、及び定義された最大出力に応答して、前記入力信号と関連付けられた最大デューティサイクルを決定する、標準デューティサイクル計算器と、
前記検出されたレベル、前記定義された供給電圧、前記定義された最大出力、及び定義された最小位相電圧値に応答して、最大の調整されたデューティサイクル及びデューティサイクルオフセットを決定する、調整されたデューティサイクル計算器と、を備える、請求項１に記載の増幅器システム。

【請求項5】

前記同相モード電圧コントローラは、前記差動モード電圧が前記入力信号を表し続けることを確実にするために、前記最大デューティサイクル及び最大の調整されたデューティサイクルに応答して、前記入力信号のゲインを動的に調整するための、ゲイン調整システムを更に備える、請求項４に記載の増幅器システム。

【請求項6】

前記デューティサイクルオフセットが、前記ゲイン調整システムから出力されたゲイン調整された信号に適用されて、一対の調整された音声信号を発生させる、請求項５に記載の増幅器システム。

【請求項7】

前記ゲイン調整された信号が、式、
ゲイン調整された信号＝（調整された最大デューティサイクル）－０．５／（最大デューティサイクル）－０．５、に従って計算される、請求項６に記載の増幅器システム。

【請求項8】

前記自己昇圧プッシュプル増幅器が、八次差動増幅器を作成する２つの四次ゼータコンバータの半体を備える、請求項１に記載の増幅器システム。

【請求項9】

前記同相モード電圧コントローラによって発生された前記調整された音声信号が、動的に調整されたデューティサイクルを更に含む、請求項１に記載の増幅器システム。

【請求項10】

前記入力信号が、音声信号、モータ制御信号、又は電力インバータ信号、のうちの１つを含む、請求項１に記載の増幅器システム。

【請求項11】

自己昇圧プッシュプル増幅器用の同相モード電圧コントローラであって、前記同相モード電圧コントローラが、
入力信号を受信することと、
前記入力信号に基づいて、最大デューティサイクルを計算することと、
前記入力信号に基づいて、最大の調整されたデューティサイクル及びデューティサイクルオフセットを計算することと、
前記最大デューティサイクル及び前記最大の調整されたデューティサイクルに応答して、前記入力信号の前記ゲインを動的に調整して、ゲイン調整された信号を発生させることと、
前記デューティサイクルオフセットを、前記ゲイン調整された信号に適用して、一対の調整された信号を発生させることであって、前記調整された信号が、差動モード電圧を実質的に不変に維持しながら、自己昇圧プッシュプル増幅器の同相モード電圧を低減させるように構成されている、発生させることと、を含む方法に従って信号を処理する、同相モード電圧コントローラ。

【請求項12】

前記入力信号が、アナログ信号又はパルスコード変調（ＰＣＭ）信号のうちの１つを含む、請求項１１に記載の同相モード電圧コントローラ。

【請求項13】

前記同相モード電圧コントローラが、前記入力信号を処理して、検出されたレベルを決定するように更に構成されている、請求項１１に記載の同相モード電圧コントローラ。

【請求項14】

前記同相モード電圧コントローラが、前記検出されたレベル、定義された供給電圧、及び定義された最大出力を処理して、前記最大デューティサイクルを計算するように更に構成されている、請求項１３に記載の同相モード電圧コントローラ。

【請求項15】

前記同相モード電圧コントローラが、前記検出されたレベル、定義された供給電圧、定義された最大出力、及び定義された最小位相電圧値を処理して、前記最大の調整されたデューティサイクル及びデューティサイクルオフセットを計算するように更に構成されている、請求項１３に記載の同相モード電圧コントローラ。

【請求項16】

前記検出されたレベルが、包絡線検波器、又は多項式の伝達関数を実装する回路で検出される、請求項１３に記載の同相モード電圧コントローラ。

【請求項17】

前記同相モード電圧コントローラが、変調器を使用して、前記調整された信号に応答して、一対のパルス幅変調（ＰＷＭ）信号を発生させるように更に構成されている、請求項１１に記載の同相モード電圧コントローラ。

【請求項18】

前記同相モード電圧コントローラが、前記自己昇圧プッシュプル増幅器の電力変換段に前記ＰＷＭ信号を入力するように更に構成されている、請求項１７に記載の同相モード電圧コントローラ。

【請求項19】

前記ゲイン調整された信号が、式、
ゲイン調整された信号＝（調整された最大デューティサイクル）－０．５／（最大デューティサイクル）－０．５、に従って計算される、請求項１１に記載の同相モード電圧コントローラ。

【請求項20】

前記一対の調整された信号が、変調器によって処理される、請求項１１に記載の同相モード電圧コントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、自己昇圧増幅器の電力散逸低減技術に関し、より具体的には、四次自己昇圧プッシュプル増幅器のための同相モード電圧コントローラに関する。

【背景技術】

【0002】

スイッチング音声増幅器は、音声再生用のスピーカを駆動するために使用することができる。例えば、クラスＤ増幅器は、増幅構成要素（例えば、トランジスタ）が、音声信号をパルストレインに符号化するために様々な電源レールの間で前進及び後退を急速に切り替える電子スイッチとして動作する、増幅器である。音声信号は、高周波成分を除去するように処理されると、音声音響再生用のラウドスピーカに出力され得る。

【0003】

様々なタイプのクラスＤ増幅器が存在しており、全てが、典型的には、様々な次数の基礎スイッチングコンバータトポロジに由来している。次数は、基本コンバータ回路の内部のエネルギー貯蔵能力を有する受動構成要素の数を示す。二次トポロジの例は、降圧、昇圧、及び降圧－昇圧コンバータである。四次トポロジの例としては、Ｃｕｋ、ＳＥＰＩＣ、及びゼータコンバータが挙げられる。クラスＤ増幅器は、そのようなコンバータを使用し、電圧トレインのデューティサイクルを操作することによってそれを調整することによって作製される。クラスＤ増幅器は、トランジスタが決して電流を伝導せず、同時にトランジスタがそれらの両端に電圧を有するならば、高い変換効率を提供する。生じる唯一の損失は、非理想的なトランジスタのスイッチング挙動、及び寄生抵抗の形態での構成要素の非理想性の結果である。

【発明の概要】

【0004】

下記で言及される全ての例及び特徴は、任意の技術的に可能な方式で組み合わせることができる。

【0005】

自己昇圧プッシュプル増幅器を含んでいるシステムが提供され、特定の実装形態は、音声信号などの入力信号を受信して、一対の調整された信号を出力するように構成された同相モード電圧コントローラと、調整された信号に応答して一対のパルス幅変調（pulse width modulation、ＰＷＭ）信号を発生させる変調器と、ＰＷＭ信号を受信して、増幅された出力を発生させるように構成された自己昇圧プッシュプル増幅器であって、入力信号の増幅されたバージョンを表す差動モード電圧を発生させるように構成されている、自己昇圧プッシュプル増幅器と、を含み、同相モード電圧コントローラによって発生された調整された信号は、低減された同相モード電圧で自己昇圧プッシュプル増幅器を動作させる、動的に調整されたゲイン及びデューティサイクルオフセットを含む。

【0006】

追加的な実装形態では、自己昇圧プッシュプル増幅器用の同相モード電圧コントローラが提供される。同相モード電圧コントローラは、音声信号などの入力信号を受信することと、入力信号の最大デューティサイクルを計算することと、入力信号の最大の調整されたデューティサイクル及びデューティサイクルオフセットを計算することと、最大デューティサイクル及び最大の調整されたデューティサイクルに応答して、入力信号のゲインを動的に調整して、ゲイン調整された信号を発生させることと、デューティサイクルオフセットを、ゲイン調整された信号に適用して、一対の調整された信号を発生させることであって、調整された信号は、差動モード電圧を実質的に不変に維持しながら、自己昇圧プッシュプル増幅器の同相モード電圧を低減させるように構成されている、発生させることと、を含む方法に従って信号を処理する。

【0007】

いくつかの実装形態では、入力信号は、パルスコード変調（pulse code modulation、ＰＣＭ）信号を含み、調整された信号は、修正されたＰＣＭ信号を含む。更なる実装形態では、入力信号は、アナログ信号を含む。

【0008】

いくつかの態様では、同相モード電圧コントローラは、入力信号を評価して、検出されたレベルを決定するシステムと、検出されたレベル、定義された供給電圧、及び定義された最大出力に応答して、入力信号と関連付けられた最大デューティサイクルを決定する、標準デューティサイクル計算器と、検出されたレベル、定義された供給電圧、定義された最大出力、及び定義された最小位相電圧値に応答して、最大の調整されたデューティサイクル及びデューティサイクルオフセットを決定する、調整されたデューティサイクル計算器と、を含む。

【0009】

追加的な態様では、同相モード電圧コントローラは、差動モード電圧が入力信号を表し続けることを確実にするために、最大デューティサイクル及び最大の調整されたデューティサイクルに応答して、入力信号のゲインを動的に調整するための、ゲイン調整システムを含む。

【0010】

特定の実装形態では、デューティサイクルオフセットは、ゲイン調整システムから出力されたゲイン調整された信号に適用されて、一対の調整された信号を発生させる。

【0011】

いくつかの態様では、ゲイン調整された信号は、式：ゲイン調整された信号＝（調整された最大デューティサイクル）－０．５／（最大デューティサイクル）－０．５に従って計算される。

【0012】

いくつかの実装形態では、自己昇圧プッシュプル増幅器は、八次差動増幅器を作製する２つの四次ゼータコンバータの半体を含む。

【0013】

他の実装形態では、同相モード電圧コントローラによって発生された調整された信号は、動的に調整されたデューティサイクルを更に含む。

【0014】

本概要の項に記載される特徴を含む、本開示に記載される特徴の２つ以上は、特に本明細書に記載されない実装形態を形成するために組み合わされ得る。

【0015】

１つ以上の実装形態の詳細が、添付図面及び以下の説明において述べられる。他の特徴、目的、及び利点は、本説明及び図面から、並びに特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0016】

【図1】様々な実装形態による、増幅器システムのブロック図を表す。

【図2】様々な実装形態による、ゼータ増幅器を含む、増幅器システムのブロック図を表す。

【図3】様々な実装形態による、同相モード電圧コントローラを表す。

【図4】様々な実装形態による、位相電圧の最小化を伴わない最大及び最小デューティサイクルを計算するための式を表す。

【図5】様々な実装形態による、位相電圧の最小化及び同相モードデューティサイクルオフセットを伴う最大及び最小デューティサイクルを計算するための式を表す。

【図6】様々な実装形態による、補正されていない応答及び補正された応答のグラフを表す。

【図7】様々な実装形態による、異なるレベル検出器のＡｖ応答の効果を示すグラフを表す。

【図8】様々な実装形態による、同相モード調整を伴う、及び伴わない、ピーク検出器波形並びに関連するシングルエンド及び差動信号出力を示すグラフを表す。

【0017】

様々な実装形態の図面は必ずしも縮尺どおりではないことに留意されたい。図面は、本開示の典型的な態様のみを示すことを意図するものであり、したがって、実装形態の範囲を限定するものとみなされるべきではない。図面において、同様の番号付けは、図面間の同様の要素を表す。

【発明を実施するための形態】

【0018】

様々な実装形態は、自己昇圧プッシュプル増幅器と、低減された同相モード電圧で自己昇圧プッシュプル増幅器を動作させる同相モード電圧コントローラと、を含む、増幅器システムを説明する。本明細書に記載された様々な実装形態は、音声信号の増幅を対象としているが、本解決策は、他のタイプの信号、例えば、モータ制御信号、電力インバータ信号、他の制御信号、などにも同様に適用することができることに留意されたい。

【0019】

スイッチング増幅器は、基本コンバータを取り、それを電源と負荷との間に配置することによって形成することができる。増幅は、適合する様式で出力電圧を経時的に変化させるが、負荷へのより高い電圧及び／又は電流を伴うなどのように、デューティサイクルを変調するアクションである。デューティサイクル、及びしたがって、出力信号の時間的変動は、入力信号によって決定される。音声増幅器の場合、この入力信号は、音声波形である。典型的には、増幅器の目的は、入力信号の電圧及び／又は電流の振幅を出力電圧及び／又は電流の振幅に高めることであり、これは、理想的には固定因子によって高くなり、ゲインとも呼ばれる。

【0020】

電源電圧レベルが使用可能な出力電力に制限されるので、また、構成要素の信頼性の目的で必然的に構成要素の動作電圧及び電流が制限されるので、たった１つの基本コンバータトポロジ回路によって達成可能なレベルを超えてゲインを増加させるために、回路組み合わせ技術が使用される。より高い出力電圧が必要である場合、１つの一般的な手法は、２つの基本コンバータを使用して、これらの２つのブロックの出力の間に負荷を配置することである。各回路用の入力信号は、逆位相でのデューティサイクルを考慮しても、同じである。これは、しばしば、プッシュプル又は２相構成と称される。２つを超えるブロックも同様に使用することができ、適切に位相シフトされた入力信号とともに、三相、四相、及びより高次の位相のコンバータにつながる。出力電圧能力は、基本回路の構成要素のストレスを増加させることなく高められる。

【0021】

電流の増幅が必要である場合、基本コンバータブロックの並列構成が使用され、入力信号は、同位相に保たれる。それによって、出力電流能力は、基本回路の内部のストレスを変化させることなく高められる。増幅器のより高い電圧及び／又は電流駆動能力のために、組み合わせ技術を使用することができる。コンバータがエネルギー貯蔵能力、例えば、四次Ｃｕｋ又はゼータコンバータなどの、関連する昇圧能力を有する二次昇圧コンバータ又はより高次のコンバータとともに使用される場合、これらの組み合わせ技術は、依然として、コンバータの内部の構成要素の過剰なストレスを防止するには不十分である。より多くの基本回路を加えること、及び／又はより高い能力の構成要素を使用することは、経済的に不可能であり得る。

【0022】

電子的構成要素の故障率は、通常、構成要素への熱ストレス、並びにそれらの構成要素の両側のピーク電圧ストレス、及びそれらの構成要素を通る電流ストレスが強く関係する。これらのストレスへの構成要素の曝露時間も同様に、構成要素の故障率に関する強い因子である。音声増幅器の場合、増幅される信号は、音声信号であり、音声信号は、信号振幅が経時的に大幅に変動し得る。音声信号は、特定の最大レベル、例えば、１に正規化して、互いに比較したときに、長期間にわたって低い平均レベルを有し、例えば、数分の長さの音声トラック全体は、典型的には、１ミリ秒（millisecond、ｍｓ）～１００ミリ秒の範囲の偶発的で一時的な高いピークの繰り返しを含む。音声平均電圧レベルとピーク電圧レベルとの比は、波高率と呼ばれ、典型的には、デシベル（decibel、ｄＢ）で表される。音声信号の大きいサンプルは、波高率が、典型的には、１０～２０ｄＢで変動することを示している。これらの音声ファイルの波高率が、音声ファイル自体の中で１～１００ｍｓの範囲の短い時間窓にわたって比較された場合、更により大きい波高率の範囲が、典型的には、３～２４ｄＢで観察される。観察された中央波高率は、中央、例えば、約１５ｄＢにあるが、範囲外のより高い及びより低い波高率には、統計学的に、ほとんど遭遇しない。

【0023】

したがって、増幅器は、統計学的に、その出力のピーク電圧においてごくわずかな時間しか過ごさない。構成要素は、最大再生ボリュームにおいて、典型的な音声ファイルの持続期間にわたってごくまれにストレスを受ける。更に、昇圧増幅器回路トポロジでは、昇圧又は高い供給電圧は、ごくまれにしか必要とされないと結論することができる。低出力電圧が必要である間、供給電圧を瞬間的に低減させ、それによって、増幅器構成要素に対するストレスを更に低減させることができる。この特徴を活用する解決策が、過去に提供されてきた。音声信号によって駆動される必要性に基づいてそれらの出力レベルを変動させることができる例は、電源、昇圧の組み合わせであるか、又はそうではない。供給は、典型的にはクラスＧ増幅器と称される段階的な様式で調整され得るか、又は典型的にはクラスＨ増幅器と称される連続可変様式で調整され得る。そのようなトポロジの多くの変形形態が、経時的に示されてきた。それらは、典型的には、全てが、負荷において生成される必要がある信号ピークに備えて供給を増減させるために、いくらかの時間オフセットの必要性を伴う。

【0024】

どちらも参照により本明細書に組み込まれる、Ｔｅｒｗａｌらによる米国特許出願公開第２０２０／００２１２５６号、「Ｓｅｌｆ－Ｂｏｏｓｔｉｎｇ Ａｍｐｌｉｆｉｅｒ」、Ｃｕｋによる米国特許第４，１８６，４３７号、「Ｐｕｓｈ Ｐｕｌｌ Ｓｗｉｔｃｈｉｎｇ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ」などに記載されている自己昇圧プッシュプル増幅器では、電圧及び電流の昇圧機能は、増幅器回路トポロジの統合機能であり、電源増幅器のカスケード配置と比較して、単離させることができない。このタイプの増幅器は、非常に高い出力電圧を即座に生成することができる。実際に、基本ゼータコンバータの出力電圧は、電源電圧よりも高く、及び低くなり得る。出力極性が接地に対して電源とは逆であるが、同じことが昇降圧、Ｃｕｋ、又はＳＥＰＩＣコンバータにも当てはまる。

【0025】

同時に、構成要素の両端の内部電圧並びに構成要素を通る電流は、非常に高いデューティサイクルレベル、例えば、負荷への高いピーク出力電圧及び電流において非常に高くなり得る。その結果、構成要素は、増幅器信号のこれらのピーク出力においてストレスを受ける。ゼータ増幅器では、例えば、正及び負の出力上のアイドル同相モード出力電圧は、差動電圧出力が非常に低い場合であっても、ほぼ電圧レベル、約数ミリボルト更には０ボルトであることも観察される。

【0026】

本明細書に提供された実装形態は、動的な様式でこの同相モード電圧を低くし、それによって、自動昇圧プッシュプル増幅器（ゼータなど）の電力段の内部構成要素に関するストレス及び損失を低減させる。音声入力信号に応じて、ゼータプッシュプル増幅器の正側及び負側の内部のスイッチデューティサイクルは、必要な差動出力が生成され、同時に、増幅器の同相モードレベルが、必要な差動出力をサポートするのにちょうど十分な高さであるように操作される。より多くの差動出力が必要である場合、正側及び負側の同相モード電圧を同時に動的に増加させて、必要な差動信号をサポートする。その結果、増幅器電力段の内部のストレス及び熱損失を最小限に抑えることができる。

【0027】

音声信号は、統計学的に、低出力レベルであり、時折にしか高いピークレベルに急上昇しない可能性が高いので、増幅器サイズは、平均電力損失及び熱的考察に基づいて低減され得る。同時に、増幅器電力段内の内部電圧及び電流ストレスを少なくすることは、より高い信頼性の設計をもたらす。

【0028】

様々な実装形態は、出力同相モード電圧を下げることを通して、ＭＯＳＦＥＴドレイン－ソースピーク電圧及びドレイン－ソース電流を下げることによって、ＭＯＳＦＥＴ伝導及びＭＯＳＦＥＴスイッチング損失を少なくすることを含む。同相モード電圧は、標的差動出力電圧に影響を及ぼさず、同時に、同相モード出力電圧を可能な限り下げるような方式で、デューティサイクル制御法則を調整することによって下げられる。この調整は、存在する瞬間的な音声入力電圧及び瞬間的な電池電圧に基づくリアルタイム調整である。再調整は、増幅器全体についての潜在的電力損失の低減を最大限活用するように、スイッチングサイクルごとに行うことができる。調整は、典型的にクラスＧ及びクラスＨタイプの設計に関して必要であるのと同じように、高ピーク電圧を出力することに備えて電力増幅器自体を安定させることを可能にするために入力音声遅延が必要とされないような方式で行われる。

【0029】

図１は、同相モード電圧コントローラ１００と、変調器（Ｍｏｄ）１０６と、自己昇圧プッシュプル増幅器１０８と、を含む、例示的な増幅器システムを表す。同相モード電圧コントローラ１００の実装形態は、入力された音声信号１１２を処理して、一対の調整された音声信号１１４を出力するように構成されている、ゲイン調整システム１０２並びに標準及び調整されたデューティサイクル計算器１０４を含む。調整された音声信号１１４は、例えば、パルス幅変調音声信号、パルスコード変調（ＰＣＭ）信号、パルス密度変調された（pulse density modulated、ＰＤＭ）信号、又はアナログ信号を含み得る。一対の調整された音声信号１１４は、ＡＤ変調器、ＢＤ変調器、又は任意の他の類似のタイプの変調器などの変調器１０６に送給される。変調器１０６は、調整された音声信号１１４に応答して、一対のパルス幅変調（ＰＷＭ）信号１１６を発生する。ＰＷＭ信号１１６は、スピーカなどの音響トランスデューサ１１８への増幅された音声出力を発生させるように構成された一組のコンバータ１１０を含む自己昇圧プッシュプル増幅器１０８に送給される。自己昇圧プッシュプル増幅器１０８は、音声信号１１２の増幅されたバージョンを表す差動モード電圧を発生させる。同相モード電圧コントローラ１００によって発生れせた調整された音声信号１１４は、低減された同相モード電圧で自己昇圧プッシュプル増幅器１０８を動作させる、動的に調整されたゲイン及びデューティサイクルオフセットを含む。

【0030】

標準デューティサイクル計算器（１０４内）は、検出された音声レベルＡｖ、定義された供給電圧、及び定義された最大出力に応答して、音声信号１１２と関連付けられた最大デューティサイクルを決定する。調整されたデューティサイクル計算器（１０４内）は、検出された音声レベルＡｖ、定義された供給電圧、定義された最大出力、及び定義された最小位相電圧値に応答して、最大の調整されたデューティサイクル及びデューティサイクルオフセットを決定する。次いで、ゲイン調整システム１０２は、差動モード電圧が音声信号１１２を表し続けることを確実にするために、計算された最大デューティサイクル及び計算された最大の調整されたデューティサイクルに応答して、音声信号１１２のゲインを動的に調整する。計算されたデューティサイクルオフセットは、ゲイン調整システム１０２から出力されたゲイン調整された信号に適用されて、一対の調整された音声信号１１４を発生させる。

【0031】

図２は、ゼータ増幅器２００が、自己昇圧プッシュプル増幅器として利用され、２つの段２０２、２０４を含んでいる、例示的な実装形態を表す。図１の実施形態に類似して、入力音声信号２１２は、同相モード電圧（common mode voltage、ＣＭＶ）コントローラ／変調器２１４に送給されて、これが、一対の調整された信号をゼータ増幅器２００に出力し、次いで、これが、増幅信号を音響トランスデューサ２３０に出力する。各段２０２、２０４は、一組のＭＯＳＦＥＴと、段２０２内にラベル付けされた電力貯蔵構成要素（例えば、２２０、２２２）と、を含んでいる。プッシュプル配置を形成することによって、出力ノード電圧Ａ及びＢ上の差動及び同相モード電圧の組み合わせが本質的に作成される。差動電圧Ｖ（Ａ）－Ｖ（Ｂ）は、存在する場合、音響トランスデューサ２３０に印加される増幅された音声信号である。同相モード電圧（Ｖ（Ａ）＋Ｖ（Ｂ））／２は、ゼータコンバータのスイッチデューティサイクルによって制御される電池入力に対する電圧レベルとみなされる出力の結果である。

【0032】

図３は、ゼータ（又は、他の自動昇圧プッシュプル）増幅器制御ブロックの内部で発生させた個々のＭＯＳＦＥＴ制御デューティサイクルを調整するように構成された、同相モード電圧コントローラ３００及び変調器３２０の詳細ブロック図を示す。この実施例では、音声信号３１２は、デジタルパルスコード変調（ＰＣＭ）の形態で、同相モード電圧コントローラ３００に入力される。しかしながら、アナログの実装形態が同様に実装され得ることが理解される。更に、図３に示される実施例は、ゲインを動的に調整して、低減された同相モード電圧で自己昇圧プッシュプル増幅器を動作させるための１つの可能な実装形態を表しているものと理解される。

【0033】

示されるように、入力された音声３１２は、包絡線検波器３０２によって処理されて、音声レベル（audio level、Ａｖ）を発生させて、これは、２つの異なるパラメータ計算器、すなわち、標準デューティサイクル計算器３０４及び調整されたデューティサイクル計算器３０６に送給される。包絡線検波器３０２は、音声レベルを検出する１つの例であり、他の手法（例えば、多項式伝達関数を実装している回路）が使用され得ることに留意されたい。加えて、ＰＣＭ信号は、随意の遅延バッファ３０８に通され、そして、計算器出力に基づいてデューティサイクルを表す信号を発生させるゲイン調整システム３１０に通される。標準デューティサイクル計算器３０４は、増幅器出力位相をシフトする同相モードの考慮を伴わない最大の必要な差動出力電圧を達成するために必要とされ、それを可能にする最大デューティサイクル（Ｄｍａｘ）を計算する。また、対称的な最小出力デューティサイクルＤｍｉｎも生成する。これらのデューティサイクルはまた、Ｄｍｉｎ、Ｄｍａｘはまた、電力コンバータの最大の可能なデューティサイクルとしての役割も果たす。

【0034】

標準デューティサイクル計算器３０４は電池電圧Ｖｂａｔｔ、並びに検出された瞬間的なピーク入力音声レベルＡｖと組み合わせた最大標的差動出力電圧Ｖｏｕｔｍａｘを考慮する。電池が同じ出力レベルに対して低下したときに、同じ出力レベルを生成するためにより多くの昇圧が必要である。所与の出力レベルに対して一定の平均エネルギーが負荷に送達されるので、入力は、変換プロセスの非効率性を無視して、同じエネルギー量を電力コンバータに取り込む。電池電圧が低下した場合、一定のエネルギー流を維持するために、電流を上昇させなければならない。同相モード電圧コントローラ３００は、過度の分潮流、特にＭＯＳＦＥＴを保護することが必要である。高いデューティサイクルは、従来のバック由来のクラスＤ増幅器とは異なって、ＭＯＳＦＥＴに損害を与えることになり得る、高いＭＯＳＦＥＴドレイン－ソース電圧、並びにドレイン－ソース電流を生成し得る。そのような状態が生じた場合に最大デューティサイクルを低減させるために、制御法則が含まれ得る。電池電圧が増加すると、分潮流が減少する。しかしながら、同時に、ＭＯＳＦＥＴの両端のピーク電圧も増加する。そのような状態が生じた場合に最大デューティサイクルを低減させるために、制御法則が含まれ得る。Ｄｍａｘ及びＤｍｉｎは、図４に示されるように計算される。

【0035】

調整されたデューティサイクル計算器３０６は、出力の同相モード電圧を調整するためにパラメータＤｍａｘ及びＤｍｉｎを調整する必要がある制御パラメータ修正を計算する。Ｄ’ｍａｘは、同相モード調整の修正後に必要とされる最大の調整されたデューティサイクルである。Ｄ’ｍｉｎは、最小の調整されたデューティサイクルである。Ｄｍｉｎ及びＤｍａｘは、典型的には、Ｄ＝０．５０の周りで対称であるが、Ｄ’ｍｉｎ及びＤ’ｍａｘは、対称ではない。図５は、行われる計算を示す。調整されたデューティサイクル計算器３０６は、最終的に２つの変数、すなわち、Ｄから減算する必要があるデューティサイクルオフセットＤ’ｃｍ、並びに、同相モードオフセットとともに適用される、音声信号３１２へのゲイン補正を計算するためのＤ’ｍａｘ及びＤ’ｍｉｎ（Ｄ’ｍａｘ及びＤ’ｍｉｎは、Ｄ’ｍｉｎ＝１－Ｄ’ｍａｘの関係を通して互いに関連付けられる）を生じさせる。インバータ３１６は、加算要素３１４及び３１８と組み合わせて減算演算を実装している。ゲイン補正は、ゲイン調整システム３１０によって適用される。

【0036】

このゲイン補正は、平均動作点をゲイン－デューティサイクル曲線に沿って移動させた場合に、ゲインを変化させるときに必要である。換言すれば、同相モードが新しい動作点にシフトされる場合、増幅器の差動出力が変化しないことを確実にするようにゲインを調整しなければならない。得られた調整された信号（この実施例では、ＰＣＭ信号）は、変調器３２０、この場合ではＡＤデジタル変調器に出力される。補正されたゲインを有する１つのＰＣＭ信号が、第１の変調器３２２に適用されて、デジタル的に発生させた三角形波と比較される。この比較は、適用された音声サンプルごとにどのようなデューティサイクルが必要であるかをダイヤルし、したがって、デューティサイクルコマンドとみなすことができる。変調器３２４のもう半分は、第２の調整されたＰＣＭ音声信号を取る。デューティサイクルオフセットは、音声デューティサイクルコマンドに加えられ、それぞれ、修正されていない信号３２６及び修正された信号３２８で示されるように、比較器が構成される方式を考慮してデューティサイクルを効果的に低減させる。

【0037】

差動ゲインは、以下の補正された伝達関数（寄生損失は無視する）をもたらす。

【0038】

【数1】

【0039】

これは、以下のような未補正の伝達関数と比較することができる。

【0040】

【数2】

【0041】

図６は、単一のグラフで、補正されていない６０２（Ｖｏｄｍ）及び補正された６０４（Ｖｏｄｍａｄｊ）の大信号応答対デューティサイクルの一例を表すグラフィカルプロットを示す。電力段のゲインは、曲線６０２と比較して低減した曲線６０４の傾斜によって示されるように、より低い同相モードで減少する。しかしながら、入力信号ゲイン調整を通して増大させたデューティサイクル範囲によって、出力は、曲線６０４に維持される。曲線６０２、６０４の太線セクションＶ’ｏｄｍ及びＶ’ｏｄｍａｄｊは、曲線６０２のＤｍａｘ及びＤｍｉｎ並びに曲線６０４のＤ’ｍａｘ及びＤ’ｍｉｎによって、すなわち、同相モード調整及び入力信号ゲイン調整が適用された後に設定された範囲を示す。

【0042】

図７は、異なるレベル検出器Ａｖの経時的な応答の効果を例示するグラフィカルプロットを示す。音声増幅器の同相モードレベルは、同相モード電圧コントローラへの入力パラメータを動的に変化させるように、主にＡｖ及び電池電圧によって制御される。図７には、包絡線検波器の高速及び低速バージョンが示されている。波形７０２は、高速検出器であり、入力音声７０３のほぼ全波整流を表し、７０１は、単に音声ピークレベルを通信する低速検出器を表す。音声の全波整流されたバージョン７０２がＡｖとして使用される場合、出力位相波形は、波形７０７及び７０９によって表される。これらの波形を、波形７０４及び７０５によって示される非同相モードの調整された出力位相電圧と比較する。出力電圧は、増幅器の差動出力極性に応じて、ほとんど一方の位相又は他方の位相によって駆動される。これは、対称的なプッシュプルではなく、増幅器出力の振る舞いのようにシングルエンドである。各位相の絶対電圧は、最小である。減速検出器７０１が使用される場合、出力位相は、より対称的なプッシュプル様式で振る舞いながら、同時に絶対位相電圧を低減させる。曲線７０６及び７０８は、低速応答出力形態を示す。しかしながら、特にゼロ音声付近で、電圧は、高速検出器の場合のように最適に最小化されない。当然ながら、２つの間に示される結果を提供するために、これらの２つの極値の間の任意の速度を選択することができる。

【0043】

より高速なＡｖは、電力節減を最大にするが、Ａｖの全音声帯域幅をサポートすることは、同相モードレベルの変化率に変換し、これが、いくつかの実用上の課題をもたらし得ることに留意されたい。一例は、ゼータ増幅器出力コンデンサの潜在的に高い電流の接地への導入である。別の例は、同相モード電圧構成要素が非常に迅速に変調される場合の出力ワイヤからのＲＦ放射の懸念である。したがって、いくつかの実装形態では、システムの必要性及び能力を満たすために、Ａｖの帯域幅の制限を望み得る。例えば、ある解決策は、緩やかにかつ滑らかにＡｖを変化させて、より良好なＥＭＣ性能を達成するものである。

【0044】

図８は、入力信号８０２に対して滑らかに変化しない、ピーク検出器波形８０１の一例を例示するグラフィカルプロットを示す。同相モードのシフトされた位相電圧８０４は、信号内のより高い高調波成分につながる不連続性を示すが、シフトのないバージョン８０３はそうならない。これらの同相モードの不連続性にもかかわらず、差動出力８０５及び８０６は、理想的な場合には、いかなる不連続性も示さない。

【0045】

これらの例では、計算器３０４、３０６（図３）に入力される音声レベルＡｖを設定するために、ピーク検出器が使用される。いくつかの実装形態では、ピーク検出器以外の手法を利用して、異なる伝達関数を提供することができる。例えば、音声レベル入力は、特定の音声入力を特定のＡｖ出力に関連付ける多項式から作製される伝達関数によって操作することができる。そのような手法では、次いで、所望に応じて位相電圧応答を成形することができる。そのような手法を使用する潜在的な利点は、ピーク検出器を使用することと比較して、計算オーバーヘッドを低減させることができる。同様に、位相電圧、したがって、ＭＯＳＦＥＴ損失を最小にするという同じ目的で、他の伝達関数が可能である。

【0046】

図８のプロットに例示されるシステムの手法の１つの利点は、いかなる過度の待ち時間も加えられず、したがって、ゼータ増幅器を低待ち時間の音声システムで使用することを可能にする。バック由来のクラスＤ増幅器と組み合わせられた外部昇圧供給部を伴って設計されている増幅器は、典型的には、電源を必要とされるレベルまでランプアップすることを可能にするために、音声のルックアヘッド遅延を必要とする。この遅延は、約数ミリ秒であり得、かなりの待ち時間をもたらす。ノイズ消去を必要とする、又はビデオシステムを含む音声システムでは、この遅延は、問題となり得る。

【0047】

明白であるように、同相モード電圧コントローラの実装形態は、実質的に位相電圧を低減させることができ、結果として、損失がより少なくなる。例えば、特定の実装形態は、平均位相電圧を１２Ｖから５Ｖに、更にはより多く容易に低減させることができ、大幅な節減をもたらす。更に、出力位相同相モード電圧を下げることは、統計学的に音声ファイルが大部分の時間を費やすより低い出力レベルでの効率を高める。したがって、同相モード調整技術の実装形態は、プレイ時間を大幅に延ばすこと、並びに増幅器を比較的に低い動作温度で動かすことによって、電池で動くアプリケーションに関する大きな利点を提供する。

【0048】

増幅器システムの機能のうちの１つ以上は、ハードウェア及び／又はソフトウェアとして実装され得、様々な構成要素は、任意の従来の手段（例えば、有線及び／又は無線接続）によって構成要素を接続する通信経路を含み得ることが理解される。例えば、１つ以上の不揮発性デバイス（例えば、フラッシュメモリデバイスなどの集中型又は分散型デバイス）は、１つ以上の記載されたデバイスのシステムのプログラム、アルゴリズム、及び／又はパラメータを記憶及び／又は実行することができる。また、本明細書に記載される機能性又はその部分、及びその様々な修正（以下「機能」）は、少なくとも部分的にコンピュータプログラム製品（例えば、１つ以上のデータ処理装置（例えば、プログラム可能プロセッサ、コンピュータ、複数のコンピュータ、及び／又はプログラム可能論理構成要素など）の動作による実行のための、又はその動作を制御するための、１つ以上の非一時的機械可読媒体などの情報担体において有形に具現化されたコンピュータプログラム）を介して実装され得る。

【0049】

コンピュータプログラムは、コンパイラ型言語又はインタープリタ型言語を含む任意の形態のプログラム言語で書くことができ、それは、スタンドアローンプログラムとして、又はコンピューティング環境での使用に好適なモジュール、構成要素、サブルーチン、若しくは他のユニットとして含む任意の形態で配備され得る。コンピュータプログラムは、１つのコンピュータ上で、若しくは１つのサイトにおける複数のコンピュータ上で実行されるように配備されるか、又は複数のサイトにわたって配信されて、ネットワークによって相互接続され得る。

【0050】

機能の全部又は一部を実行することと関連付けられたアクションは、機能を実施するために１つ以上のコンピュータプログラムを実行する１つ以上のプログラム可能なプロセッサによって実施され得る。機能の全部又は一部は、特殊目的論理回路、例えば、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ、フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、特定用途向け集積回路）として実装され得る。コンピュータプログラムの実行に好適なプロセッサとしてはまた、例として、一般的及び特殊目的マイクロプロセッサの両方、並びに任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサが挙げられる。一般に、プロセッサは、読み出し専用メモリ、ランダムアクセスメモリ、又はそれらの両方から命令及びデータを受信し得る。コンピュータの構成要素は、命令を実行するためのプロセッサ、並びに命令及びデータを記憶するための１つ以上のメモリデバイスを含む。

【0051】

様々な実装形態では、「連結された」と記載される電子的構成要素は、これらの電子的構成要素が互いにデータを通信することができるように、従来の有線及び／又は無線手段を介してリンクすることができる。更に、所与の構成要素内の下位構成要素は、従来の経路を介してリンクされていると考えることができるが、必ずしも図示されない。

【0052】

複数の実装形態を説明してきた。それにもかかわらず、本明細書に記載される本発明の概念の範囲から逸脱することなく追加の改変を行うことができ、したがって、他の実装形態も以下の特許請求の範囲の範疇にあることが理解される。

【符号の説明】

【0053】

１００ 同相モード電圧コントローラ
１０２ ゲイン調整システム
１０４ 標準及び調整されたデューティサイクル計算器
１０６ 変調器
１０８ 自己昇圧プッシュプル増幅器
１１０ コンバータ
１１２ 音声信号
１１４ 音声信号
１１６ 信号
１１８ スピーカなどの音響トランスデューサ
２００ ゼータ増幅器
２０２ 段
２０４ 段
２１２ 入力音声信号
２１４ 変調器
２３０ 音響トランスデューサ
２３０ 音響トランスデューサ
３００ 同相モード電圧コントローラ
３０２ 包絡線検波器（遅延あり）
３０４ 標準デューティサイクル計算器
３０６ 調整されたデューティサイクル計算器
３０８ 随意の遅延バッファ
３１０ ゲイン調整システム
３１０ 音声信号
３１４ 加算要素
３１６ インバータ
３１８ 加算要素
３２０ 変調器
３２２ 第１の変調器
３２４ 変調器
３２６ 修正されていない信号
３２８ 修正された信号
６０２ 曲線
６０４ 曲線
７０１ 減速検出器
７０２ 波形
７０３ 入力音声
７０４ 波形
７０５ 波形
７０６ 曲線
７０７ 波形
７０８ 曲線
７０９ 波形
８０１ ピーク検出器波形
８０２ 入力信号
８０３ シフトのないバージョン
８０４ 位相電圧
８０５ 差動出力
８０６ 差動出力

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】