知財求人 - 知財ポータルサイト「IP Force」
▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 北京京▲東▼方技▲術▼▲開▼▲発▼有限公司の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-06-30
(54)【発明の名称】表示パネル及び表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230623BHJP
H10K 50/10 20230101ALI20230623BHJP
H10K 59/12 20230101ALI20230623BHJP
H10K 59/131 20230101ALI20230623BHJP
H10K 59/82 20230101ALI20230623BHJP
H10K 59/40 20230101ALI20230623BHJP
H10K 59/90 20230101ALI20230623BHJP
H10K 77/10 20230101ALI20230623BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 330
G09F9/30 349Z
G09F9/30 365
H10K50/10
H10K59/12
H10K59/131
H10K59/82
H10K59/40
H10K59/90
H10K77/10
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2022515898
(86)(22)【出願日】2021-05-18
(85)【翻訳文提出日】2022-03-10
(86)【国際出願番号】 CN2021094326
(87)【国際公開番号】W WO2021233280
(87)【国際公開日】2021-11-25
(31)【優先権主張番号】202010435328.1
(32)【優先日】2020-05-21
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】519385216
【氏名又は名称】北京京▲東▼方技▲術▼▲開▼▲発▼有限公司
【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＤＥＶＥＬＯＰＭＥＮＴ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｒｏｏｍ ４０７，Ｂｕｉｌｄｉｎｇ １，Ｎｏ．９ Ｄｉｚｅ Ｒｏａｄ，ＢＤＡ，Ｂｅｉｊｉｎｇ，１００１７６，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】▲許▼ 晨
(72)【発明者】
【氏名】▲喬▼ 勇
(72)【発明者】
【氏名】▲呉▼ 新▲銀▼
(72)【発明者】
【氏名】▲馬▼ 永▲達▼
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC29
3K107DD18
3K107DD39
3K107DD90
3K107DD93
3K107EE57
3K107EE66
3K107FF04
3K107FF05
3K107FF14
3K107FF15
5C094AA31
5C094AA43
5C094BA23
5C094BA27
5C094BA43
5C094DB01
5C094DB02
5C094FA02
5C094FB02
5C094JA08
5C094JA09
(57)【要約】
表示パネルと表示装置を提供する。表示パネルは、ベース基板と導電部材とを含み、導電部材は、前記ベース基板上に位置し、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接し、前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する。当該表示パネルを含む表示装置は、静電破壊のリスクを低減させることができる。
【特許請求の範囲】
【請求項1】
複数の画素ユニットを有する表示領域と、前記表示領域の少なくとも一側に位置する周辺領域と、
ベース基板上に位置するバリア層と、
導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、
第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、
前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、
前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する、表示パネル。
【請求項2】
前記第３導電サブ層は、前記第１導電サブ層と接触しない、請求項１に記載の表示パネル。
【請求項3】
前記第２導電サブ層は、前記第１表面と前記第２表面の、前記第２導電サブ層の同一側に位置する側辺を接続する側面をさらに含み、前記導電部材に垂直する延び方向に切り取られた断面において、前記側面と前記第１導電サブ層との交点は、第１交点であり、前記側面と前記第３導電サブ層との交点は、第２交点であり、前記側面の少なくとも一部は、前記第１交点と前記第２交点との接続線よりも前記第２導電サブ層に近接する一側に位置する、請求項１又は２に記載の表示パネル。
【請求項4】
前記側面は、少なくとも二つのサブ側面を含み、前記少なくとも二つのサブ側面は、前記第１導電サブ層に近接する第１サブ側面と、前記第３導電サブ層に近接する第２サブ側面とを含み、前記第１サブ側面と前記第１導電サブ層とのなす角は、前記第２サブ側面と前記第１導電サブ層とのなす角よりも小さい、請求項３に記載の表示パネル。
【請求項5】
前記導電部材に垂直する延び方向に切り取られた前記断面において、前記第２サブ側面の延長線と前記第１導電サブ層との交点と、前記第１サブ側面と前記第１導電サブ層との交点との間の距離は、ｄ１であり、前記第１導電サブ層が前記第１表面を超える距離は、Δｗ１であり、ｄ１＜Δｗ１である、請求項４に記載の表示パネル。
【請求項6】
前記第３導電サブ層が前記第２表面を超える距離は、Δｗ２であり、ｄ１＜Δｗ２である、請求項５に記載の表示パネル。
【請求項7】
前記第２サブ側面と前記第１導電サブ層とのなす角は、９０度よりも大きい、請求項４～６のいずれか１項に記載の表示パネル。
【請求項8】
前記側面は、順次に設けられる３つのサブ側面を含み、前記３つのサブ側面は、第１サブ側面と、第２サブ側面と、第３サブ側面とを含み、前記第１サブ側面は、前記第３サブ側面よりも前記第１導電サブ層に近接し、前記第１サブ側面と前記第１導電サブ層とのなす角は、第１角度であり、前記第２サブ側面と前記第１導電サブ層とのなす角は、第２角度であり、前記第３サブ側面と前記第１導電サブ層とのなす角は、第３角度であり、前記第３角度は、前記第２角度よりも大きく、前記第２角度は、前記第１角度よりも大きい、請求項３に記載の表示パネル。
【請求項9】
前記第２導電サブ層は、二つの側面を含み、前記二つの側面が対向して設けられ、前記二つの側面が前記導電部材の厚さ方向に沿って対称に設けられる、請求項３に記載の表示パネル。
【請求項10】
前記第２導電サブ層の前記第１表面、前記第２表面と前記側面の少なくとも一つは、Ｎ元素、Ｓ元素、Ｐ元素とＣｌ元素の少なくとも一つを含む、請求項３に記載の表示パネル。
【請求項11】
前記バリア層は、Ｆ元素とＣｌ元素の少なくとも一つを有する、請求項１～１０のいずれか１項に記載の表示パネル。
【請求項12】
前記バリア層における前記Ｆ元素とＣｌ元素の少なくとも一つの含有量は、１立方センチメートル当たり１×１０１８～５×１０２０個の原子である、請求項１１に記載の表示パネル。
【請求項13】
前記第１表面は、前記第１導電サブ層と接触し、前記第２表面は、前記第３導電サブ層と接触する、請求項１～１２のいずれか１項に記載の表示パネル。
【請求項14】
前記第３導電サブ層は、前記第２導電サブ層を被覆し、且つ前記第１導電サブ層と接触する、請求項１～１３のいずれか１項に記載の表示パネル。
【請求項15】
前記第１表面の幅は、前記第１導電サブ層の幅よりも小さく、前記第２表面の幅は、前記第３導電サブ層の幅よりも小さく、前記第３導電サブ層と前記第２表面との幅の差は、前記第３導電サブ層の厚さよりも大きい、請求項１～１４のいずれか１項に記載の表示パネル。
【請求項16】
二つの隣接する導電部材が提供され、前記二つの隣接する導電部材は、互いに絶縁され、同一層に位置し、第１導電部材と第２導電部材とを含み、前記第１導電部材の前記第３導電サブ層と、前記第２導電部材の前記第３導電サブ層との間の間隔は、前記第１導電部材の前記第２導電サブ層の前記第２表面と、前記第２導電部材の前記第２導電サブ層の前記第２表面との間の間隔よりも小さい、請求項１～１５のいずれか１項に記載の表示パネル。
【請求項17】
前記第１導電部材の前記第２表面と前記第２導電部材の前記第２表面とは、異なる位置における距離が異なる、請求項１６に記載の表示パネル。
【請求項18】
ｗ１は、前記第１導電部材の幅方向断面における最大幅であり、ｗ２は、前記第２導電部材の幅方向断面における最大幅であり、Δｗ１１は、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、Δｗ１２は、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、ｄｍｉｎは、前記第１導電部材と前記第２導電部材との間の最小の間隔であり、以下の関係式を満たす、請求項１６又は１７に記載の表示パネル。【数1】
【請求項19】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、前記二つの導電部材から前記ベース基板までの距離が異なり、前記二つの導電部材は、第１導電部材と第２導電部材とを含み、前記第１導電部材の厚さは、Ｔ３であり、前記第２導電部材の厚さは、Ｔ４であり、Ｔ４は、Ｔ３よりも大きく、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ３であり、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ４であり、以下のような関係式を満たす、請求項１～１５のいずれか１項に記載の表示パネル。【数2】
【請求項20】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記表示領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい、請求項１～１５のいずれか１項に記載の表示パネル。
【請求項21】
第２導電部をさらに含み、前記第２導電部と前記導電部材とは、異なる層に設けられ、且つ前記導電部材は、第１端部を有し、前記第２導電部は、第２端部を有し、前記第１端部と前記第２端部との間に絶縁層が設けられ、前記絶縁層は、前記第１端部又は前記第２端部を露出させる第１ビアホールを有し、前記導電部材は、前記第１ビアホールを介して前記第２導電部に接続される、請求項１～２０のいずれか１項に記載の表示パネル。
【請求項22】
第２導電部をさらに含み、前記第２導電部と前記導電部材とは、同一層に位置する、請求項１～２１のいずれか１項に記載の表示パネル。
【請求項23】
第３導電部をさらに含み、前記第１導電部が前記第３導電部に電気的に接続され、前記第３導電部は、第３端部を有し、前記第１導電部は、第４端部を有し、前記第３端部と前記第４端部との間に絶縁層が設けられ、前記絶縁層は、前記第３端部又は前記第４端部を露出させる第２ビアホールを有し、前記第１導電部は、前記第２ビアホールを介して前記第３導電部に電気的に接続される、請求項１～２２のいずれか１項に記載の表示パネル。
【請求項24】
前記導電部材は、第１部分と第２部分とを含み、前記第１部分の幅は、前記第２部分の幅よりも大きく、前記第１部分の第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記第２部分の第３導電サブ層は、前記導電部材の幅方向に沿って第２表面と同一平面上にあり、又は前記第１部分と前記第２部分の第３導電サブ層は、いずれも前記導電部材の幅方向に沿って前記第２表面から突出し、前記第１部分の突出幅は、前記第２部分の突出幅よりも大きい、請求項１～２３のいずれか１項に記載の表示パネル。
【請求項25】
前記導電部材が前記第１導電部に電気的に接続され、複数の第１導電部が提供され、隣接する導電部材の間に第１間隔を有し、隣接する第１導電部の間に第２間隔を有し、前記第１間隔は、前記第２間隔と異なる、請求項１～２４のいずれか１項に記載の表示パネル。
【請求項26】
前記第１間隔は、前記第２間隔よりも小さい、請求項２５に記載の表示パネル。
【請求項27】
前記導電部材の長さは、前記第１導電部の長さよりも小さく、前記第１導電部は、データ線を含み、前記データ線は、それに接続される画素ユニットにデータ電圧を提供する、請求項２５又は２６に記載の表示パネル。
【請求項28】
前記各画素ユニットは、前記バリア層上に設けられる画素回路層と、前記画素回路層に電気的に接続される有機エレクトロルミネッセンス素子と、前記有機エレクトロルミネッセンス素子の出光側に設けられるタッチ電極とを含み、前記第１導電部は、前記画素回路層、前記有機エレクトロルミネッセンス素子又は前記タッチ電極のうちのいずれか一つである、請求項２５～２７のいずれか１項に記載の表示パネル。
【請求項29】
表示領域であって、複数の画素ユニットを有し、折り畳み可能な領域と、前記折り畳み可能な領域の対向する両側に位置する第１表示領域と第２表示領域とを含む表示領域と、前記表示領域の少なくとも一側に位置する周辺領域と、
ベース基板上に位置するバリア層と、
導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、
第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、
前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、
前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する、表示パネル。
【請求項30】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記折り畳み可能な領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい、請求項２９に記載の表示パネル。
【請求項31】
二つの隣接する導電部材が提供され、前記二つの隣接する導電部材は、互いに絶縁され、同一層に位置し、第１導電部材と第２導電部材とを含み、前記第１導電部材の前記第３導電サブ層と、前記第２導電部材の前記第３導電サブ層との間の間隔は、前記第１導電部材の前記第２導電サブ層の前記第２表面と、前記第２導電部材の前記第２導電サブ層の前記第２表面との間の間隔よりも小さい、請求項２９又は３０に記載の表示パネル。
【請求項32】
前記第１導電部材の前記第２表面と前記第２導電部材の前記第２表面とは、異なる位置における距離が異なる、請求項３１に記載の表示パネル。
【請求項33】
ｗ１は、前記第１導電部材の幅方向断面における最大幅であり、ｗ２は、前記第２導電部材の幅方向断面における最大幅であり、Δｗ１１は、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、Δｗ１２は、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、ｄｍｉｎは、前記第１導電部材と前記第２導電部材との間の最小の間隔であり、以下の関係式を満たす、請求項３１又は３２に記載の表示パネル。【数3】
【請求項34】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、前記二つの導電部材から前記ベース基板までの距離が異なり、前記二つの導電部材は、第１導電部材と第２導電部材とを含み、前記第１導電部材の厚さは、Ｔ３であり、前記第２導電部材の厚さは、Ｔ４であり、Ｔ４は、Ｔ３よりも大きく、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ３であり、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ４であり、以下のような関係式を満たす、請求項２９～３３のいずれか１項に記載の表示パネル。【数4】
【請求項35】
第２導電部をさらに含み、前記第２導電部と前記導電部材とは、同一層に位置し、又は、前記第２導電部と前記導電部材とは、異なる層に設けられ、且つ前記導電部材は、第１端部を有し、前記第２導電部は、第２端部を有し、前記第１端部と前記第２端部との間に絶縁層が設けられ、前記絶縁層は、前記第１端部又は前記第２端部を露出させる第１ビアホールを有し、前記導電部材は、前記第１ビアホールを介して前記第２導電部に接続される、請求項２９～３３のいずれか１項に記載の表示パネル。
【請求項36】
第３導電部をさらに含み、前記第１導電部が前記第３導電部に電気的に接続され、前記第３導電部は、第３端部を有し、前記第１導電部は、第４端部を有し、前記第３端部と前記第４端部との間に絶縁層が設けられ、前記絶縁層は、前記第３端部又は前記第４端部を露出させる第２ビアホールを有し、前記第１導電部は、前記第２ビアホールを介して前記第３導電部に電気的に接続される、請求項２９～３５のいずれか１項に記載の表示パネル。
【請求項37】
前記導電部材は、第１部分と第２部分とを含み、前記第１部分の幅は、前記第２部分の幅よりも大きく、前記第１部分の第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記第２部分の第３導電サブ層は、前記導電部材の幅方向に沿って第２表面と同一平面上にあり、又は前記第１部分と前記第２部分の第３導電サブ層は、いずれも前記導電部材の幅方向に沿って前記第２表面から突出し、前記第１部分の突出幅は、前記第２部分の突出幅よりも大きい、請求項２９～３６のいずれか１項に記載の表示パネル。
【請求項38】
前記導電部材が前記第１導電部に電気的に接続され、複数の第１導電部が提供され、隣接する導電部材の間に第１間隔を有し、隣接する第１導電部の間に第２間隔を有し、前記第１間隔は、前記第２間隔と異なる、請求項２９～３７のいずれか１項に記載の表示パネル。
【請求項39】
前記第１間隔は、前記第２間隔よりも小さい、請求項３８に記載の表示パネル。
【請求項40】
前記導電部材の長さは、前記第１導電部の長さよりも小さく、前記第１導電部は、データ線を含み、前記データ線は、それに接続される画素ユニットにデータ電圧を提供する、請求項３８に記載の表示パネル。
【請求項41】
複数の画素ユニットを有する表示領域と、前記表示領域の少なくとも一側に位置する周辺領域と、
前記表示領域から離れる前記周辺領域の一側に位置し又は前記表示領域によって囲まれる光透過領域と、
ベース基板上に位置するバリア層と、
導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、
第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、
前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、
前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する、表示パネル。
【請求項42】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記光透過領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい、請求項４１に記載の表示パネル。
【請求項43】
二つの隣接する導電部材が提供され、前記二つの隣接する導電部材は、互いに絶縁され、同一層に位置し、第１導電部材と第２導電部材とを含み、前記第１導電部材の前記第３導電サブ層と、前記第２導電部材の前記第３導電サブ層との間の間隔は、前記第１導電部材の前記第２導電サブ層の前記第２表面と、前記第２導電部材の前記第２導電サブ層の前記第２表面との間の間隔よりも小さい、請求項４１又は４２に記載の表示パネル。
【請求項44】
前記第１導電部材の前記第２表面と前記第２導電部材の前記第２表面とは、異なる位置における距離が異なる、請求項４３に記載の表示パネル。
【請求項45】
ｗ１は、前記第１導電部材の幅方向断面における最大幅であり、ｗ２は、前記第２導電部材の幅方向断面における最大幅であり、Δｗ１１は、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、Δｗ１２は、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、ｄｍｉｎは、前記第１導電部材と前記第２導電部材との間の最小の間隔であり、以下の関係式を満たす、請求項４１～４４のいずれか１項に記載の表示パネル。【数5】
【請求項46】
二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、前記二つの導電部材から前記ベース基板までの距離が異なり、前記二つの導電部材は、第１導電部材と第２導電部材とを含み、前記第１導電部材の厚さは、Ｔ３であり、前記第２導電部材の厚さは、Ｔ４であり、Ｔ４は、Ｔ３よりも大きく、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ３であり、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ４であり、以下のような関係式を満たす、請求項４１～４５のいずれか１項に記載の表示パネル。【数6】
【請求項47】
第２導電部をさらに含み、前記第２導電部と前記導電部材とは、同一層に位置し、又は、前記第２導電部と前記導電部材とは、異なる層に設けられ、且つ前記導電部材は、第１端部を有し、前記第２導電部は、第２端部を有し、前記第１端部と前記第２端部との間に絶縁層が設けられ、前記絶縁層は、前記第１端部又は前記第２端部を露出させる第１ビアホールを有し、前記導電部材は、前記第１ビアホールを介して前記第２導電部に接続される、請求項４１～４６のいずれか１項に記載の表示パネル。
【請求項48】
第３導電部をさらに含み、前記第１導電部が前記第３導電部に電気的に接続され、前記第３導電部は、第３端部を有し、前記第１導電部は、第４端部を有し、前記第３端部と前記第４端部との間に絶縁層が設けられ、前記絶縁層は、前記第３端部又は前記第４端部を露出させる第２ビアホールを有し、前記第１導電部は、前記第２ビアホールを介して前記第３導電部に電気的に接続される、請求項４１～４７のいずれか１項に記載の表示パネル。
【請求項49】
前記導電部材は、第１部分と第２部分とを含み、前記第１部分の幅は、前記第２部分の幅よりも大きく、前記第１部分の第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記第２部分の第３導電サブ層は、前記導電部材の幅方向に沿って第２表面と同一平面上にあり、又は前記第１部分と前記第２部分の第３導電サブ層は、いずれも前記導電部材の幅方向に沿って前記第２表面から突出し、前記第１部分の突出幅は、前記第２部分の突出幅よりも大きい、請求項４１～４８のいずれか１項に記載の表示パネル。
【請求項50】
前記導電部材が前記第１導電部に電気的に接続され、複数の第１導電部が提供され、隣接する導電部材の間に第１間隔を有し、隣接する第１導電部の間に第２間隔を有し、前記第１間隔は、前記第２間隔と異なる、請求項４１～４９のいずれか１項に記載の表示パネル。
【請求項51】
前記第１間隔は、前記第２間隔よりも小さい、請求項５０に記載の表示パネル。
【請求項52】
前記導電部材の長さは、前記第１導電部の長さよりも小さく、前記第１導電部は、データ線を含み、前記データ線は、それに接続される画素ユニットにデータ電圧を提供する、請求項５０に記載の表示パネル。
【請求項53】
請求項１～５２のいずれか１項に記載の表示パネルを含む表示装置である。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２０年０５月２１日に提出された出願番号第２０２０１０４３５３２８．１である中国特許出願の優先権を主張し、ここで、上記中国特許出願に開示されている内容の全体が本願の一部として援用される。
本出願は、２０２０年０５月２１日に提出された出願番号第２０２０１０４３５３２８．１である中国特許出願の優先権を主張し、ここで、上記中国特許出願に開示されている内容の全体が本願の一部として援用される。
【0002】
本開示の少なくとも一つの実施例は、表示パネル及び表示装置に関する。
【背景技術】
【0003】
表示装置、例えば液晶表示（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）装置、アクティブマトリクス有機発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）装置、マイクロ発光ダイオード（Ｍｉｃｒｏ－ＬＥＤ）装置等の日々発展は、人々の生活を大きく豊かにし、表示パネルの品質に対する消費者の追求も高まっており、例えばより高い解像度（８Ｋ）、より高いリフレッシュレート（９０ＨＺ、１２０ＨＺ）及びより多い製品形態（折り畳み、カール）を備える表示パネルが開発されており、表示パネルの品質の向上に伴い、表示パネルの製造プロセスにも新たな挑戦がもたらされる。
【発明の概要】
【課題を解決するための手段】
【0004】
本開示の少なくとも一つの実施例は、表示パネル及び表示装置に関する。
【0005】
本開示の少なくとも一つの実施例は、表示パネルを提供する。前記表示パネルは、複数の画素ユニットを有する表示領域と、表示領域の少なくとも一側に位置する周辺領域と、ベース基板上に位置するバリア層と、導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する。
【0006】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第３導電サブ層は、前記第１導電サブ層と接触しない。
【0007】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第２導電サブ層は、前記第１表面と前記第２表面の、前記第２導電サブ層の同一側に位置する側辺を接続する側面をさらに含み、前記導電部材に垂直する延び方向に切り取られた断面において、前記側面と前記第１導電サブ層との交点は、第１交点であり、前記側面と前記第３導電サブ層との交点は、第２交点であり、前記側面の少なくとも一部は、前記第１交点と前記第２交点との接続線よりも前記第２導電サブ層に近接する一側に位置する。
【0008】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記側面は、少なくとも二つのサブ側面を含み、前記少なくとも二つのサブ側面は、前記第１導電サブ層に近接する第１サブ側面と、前記第３導電サブ層に近接する第２サブ側面とを含み、前記第１サブ側面と前記第１導電サブ層とのなす角は、前記第２サブ側面と前記第１導電サブ層とのなす角よりも小さい。
【0009】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記導電部材に垂直する延び方向に切り取られた前記断面において、前記第２サブ側面の延長線と前記第１導電サブ層との交点と、前記第１サブ側面と前記第１導電サブ層との交点との間の距離は、ｄ１であり、前記第１導電サブ層が前記第１表面を超える距離は、Δｗ１であり、ｄ１＜Δｗ１である。
【0010】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第３導電サブ層が前記第２表面を超える距離は、Δｗ２であり、ｄ１＜Δｗ２である。
【0011】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第２サブ側面と前記第１導電サブ層とのなす角は、９０度よりも大きい。
【0012】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記側面は、順次に設けられる３つのサブ側面を含み、前記３つのサブ側面は、第１サブ側面と、第２サブ側面と、第３サブ側面とを含み、前記第１サブ側面は、前記第３サブ側面よりも前記第１導電サブ層に近接し、前記第１サブ側面と前記第１導電サブ層とのなす角は、第１角度であり、前記第２サブ側面と前記第１導電サブ層とのなす角は、第２角度であり、前記第３サブ側面と前記第１導電サブ層とのなす角は、第３角度であり、前記第３角度は、前記第２角度よりも大きく、前記第２角度は、前記第１角度よりも大きい。
【0013】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第２導電サブ層は、二つの側面を含み、前記二つの側面が対向して設けられ、前記二つの側面が前記導電部材の厚さ方向に沿って対称に設けられる。
【0014】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第２導電サブ層の前記第１表面、前記第２表面と前記側面の少なくとも一つは、Ｎ元素、Ｓ元素、Ｐ元素とＣｌ元素の少なくとも一つを含む。
【0015】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記バリア層は、Ｆ元素とＣｌ元素の少なくとも一つを有する。
【0016】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記バリア層における前記Ｆ元素とＣｌ元素の少なくとも一つの含有量は、１立方センチメートル当たり１×１０１８～５×１０２０個の原子である。
【0017】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第１表面は、前記第１導電サブ層と接触し、前記第２表面は、前記第３導電サブ層と接触する。
【0018】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第３導電サブ層は、前記第２導電サブ層を被覆し、且つ前記第１導電サブ層と接触する。
【0019】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第１表面の幅は、前記第１導電サブ層の幅よりも小さく、前記第２表面の幅は、前記第３導電サブ層の幅よりも小さく、前記第３導電サブ層と前記第２表面との幅の差は、前記第３導電サブ層の厚さよりも大きい。
【0020】
本開示の一つ又は複数の実施例による表示パネルに基づき、二つの隣接する導電部材が提供され、前記二つの隣接する導電部材は、互いに絶縁され、同一層に位置し、第１導電部材と第２導電部材とを含み、前記第１導電部材の前記第３導電サブ層と、前記第２導電部材の前記第３導電サブ層との間の間隔は、前記第１導電部材の前記第２導電サブ層の前記第２表面と、前記第２導電部材の前記第２導電サブ層の前記第２表面との間の間隔よりも小さい。
【0021】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第１導電部材の前記第２表面と前記第２導電部材の前記第２表面とは、異なる位置における距離が異なる。
【0022】
本開示の一つ又は複数の実施例による表示パネルに基づき、ｗ１は、前記第１導電部材の幅方向断面における最大幅であり、ｗ２は、前記第２導電部材の幅方向断面における最大幅であり、Δｗ１１は、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、Δｗ１２は、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離であり、ｄｍｉｎは、前記第１導電部材と前記第２導電部材との間の最小の間隔であり、以下の関係式を満たす。
【数1】
【0023】
本開示の一つ又は複数の実施例による表示パネルに基づき、二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、前記二つの導電部材から前記ベース基板までの距離が異なり、前記二つの導電部材は、第１導電部材と第２導電部材とを含み、前記第１導電部材の厚さは、Ｔ３であり、前記第２導電部材の厚さは、Ｔ４であり、Ｔ４は、Ｔ３よりも大きく、前記第１導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ３であり、前記第２導電部材における前記第３導電サブ層が前記第２表面を超える距離は、Δｗ４であり、以下のような関係式を満たす。
【数2】
【0024】
本開示の一つ又は複数の実施例による表示パネルに基づき、二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記表示領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい。
【0025】
本開示の一つ又は複数の実施例による表示パネルに基づき、表示パネルは、第２導電部をさらに含み、前記第２導電部と前記導電部材とは、異なる層に設けられ、且つ前記導電部材は、第１端部を有し、前記第２導電部は、第２端部を有し、前記第１端部と前記第２端部との間に絶縁層が設けられ、前記絶縁層は、前記第１端部又は前記第２端部を露出させる第１ビアホールを有し、前記導電部材は、前記第１ビアホールを介して前記第２導電部に接続される。
【0026】
本開示の一つ又は複数の実施例による表示パネルに基づき、表示パネルは、第２導電部をさらに含み、前記第２導電部と前記導電部材とは、同一層に位置する。
【0027】
本開示の一つ又は複数の実施例による表示パネルに基づき、表示パネルは、第３導電部をさらに含み、前記第１導電部が前記第３導電部に電気的に接続され、前記第３導電部は、第３端部を有し、前記第１導電部は、第４端部を有し、前記第３端部と前記第４端部との間に絶縁層が設けられ、前記絶縁層は、前記第３端部又は前記第４端部を露出させる第２ビアホールを有し、前記第１導電部は、前記第２ビアホールを介して前記第３導電部に電気的に接続される。
【0028】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記導電部材は、第１部分と第２部分とを含み、前記第１部分の幅は、前記第２部分の幅よりも大きく、前記第１部分の第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記第２部分の第３導電サブ層は、前記導電部材の幅方向に沿って第２表面と同一平面上にあり、又は前記第１部分と前記第２部分の第３導電サブ層は、いずれも前記導電部材の幅方向に沿って前記第２表面から突出し、前記第１部分の突出幅は、前記第２部分の突出幅よりも大きい。
【0029】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記導電部材が前記第１導電部に電気的に接続され、複数の第１導電部が提供され、隣接する導電部材の間に第１間隔を有し、隣接する第１導電部の間に第２間隔を有し、前記第１間隔は、前記第２間隔と異なる。
【0030】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記第１間隔は、前記第２間隔よりも小さい。
【0031】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記導電部材の長さは、前記第１導電部の長さよりも小さく、前記第１導電部は、データ線を含み、前記データ線は、それに接続される画素ユニットにデータ電圧を提供する。
【0032】
本開示の一つ又は複数の実施例による表示パネルに基づき、前記各画素ユニットは、前記バリア層上に設けられる画素回路層と、前記画素回路層に電気的に接続される有機エレクトロルミネッセンス素子と、前記有機エレクトロルミネッセンス素子の出光側に設けられるタッチ電極とを含み、前記第１導電部は、前記画素回路層、前記有機エレクトロルミネッセンス素子又は前記タッチ電極のうちのいずれか一つである。
【0033】
本開示の少なくとも一つの実施例は、表示パネルをさらに提供する。前記表示パネルは、複数の画素ユニットを有し、折り畳み可能な領域と、前記折り畳み可能な領域の対向する両側に位置する第１表示領域と第２表示領域とを含む表示領域と、表示領域の少なくとも一側に位置する周辺領域と、ベース基板上に位置するバリア層と、導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する。
【0034】
本開示の一つ又は複数の実施例による表示パネルに基づき、二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記折り畳み可能な領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい。
【0035】
本開示の少なくとも一つの実施例は、表示パネルをさらに提供する。前記表示パネルは、複数の画素ユニットを有する表示領域と、表示領域の少なくとも一側に位置する周辺領域と、前記表示領域から離れる前記周辺領域の一側に位置し又は前記表示領域によって囲まれる光透過領域と、ベース基板上に位置するバリア層と、導電部材であって、前記バリア層の前記ベース基板から離れる一側に設けられ、その延び方向における長さは延び方向と交差する方向における幅よりも大きく、順次に積層される第１導電サブ層と、第２導電サブ層と、第３導電サブ層とを含み、前記第１導電サブ層は、前記第３導電サブ層よりも前記ベース基板に近接する導電部材と、第１導電部であって、前記表示領域に位置し、前記導電部材とは同層に設けられ且つ材料が同じである第１導電部とを含み、前記第１導電サブ層の導電率は、前記第２導電サブ層の導電率よりも小さく、且つ前記第１導電サブ層の厚さは、前記第２導電サブ層の厚さよりも小さく、前記第３導電サブ層の融点は、前記第２導電サブ層の融点よりも高く、前記第２導電サブ層は、前記第１導電サブ層に近接する第１表面と、前記第３導電サブ層に近接する第２表面とを含み、前記第１表面と前記第２表面とは、対向して設けられ、前記第３導電サブ層は、前記導電部材の幅方向に沿って前記第２表面から突出し、前記幅方向は、前記導電部材の延び方向と交差する。
【0036】
本開示の一つ又は複数の実施例による表示パネルに基づき、二つの導電部材が提供され、前記二つの導電部材は、互いに絶縁され、第１導電部材と第２導電部材とを含み、前記第１導電部材は、前記第２導電部材よりも前記光透過領域に近接し、前記第１導電部材における前記第３導電サブ層が前記第２表面から突出する寸法は、前記第２導電部材における前記第３導電サブ層が前記第２表面から突出する寸法よりも大きい。
【0037】
本開示の少なくとも一つの実施例は、上記いずれか一つの表示パネルを含む表示装置をさらに提供する。
【図面の簡単な説明】
【0038】
本開示の実施例の技術案をより明瞭に説明するために、以下は、本実施例の添付図面を簡単に紹介する。自明なことに、以下の記述における添付図面は、本開示のいくつかの実施例のみに関し、本開示に対する制限ではない。
【図1】表示パネルにおける複数の導電部材の概略図である。
【図3】本開示の一つの実施例による表示パネルの平面図である。
【図6B】本開示の一つの実施例による表示パネル上の導電部材の部分断面図である。
【図7】本開示の一つの実施例による表示パネル上の導電部材の部分断面図である。
【図9】本開示の一つの実施例による表示パネルの断面図である。
【図12】本開示の一つの実施例による表示パネルにおける隣接する導電部材の断面図である。
【図13】本開示の一つの実施例による表示パネルの断面図である。
【図14】本開示の一つの実施例による表示パネルの平面図である。
【図15A】本開示の一つの実施例による表示パネルの平面図である。
【図15B】本開示の別の実施例による表示パネルの平面図である。
【図16A】本開示の一つの実施例による表示パネルの平面図である。
【図16B】本開示の別の実施例による表示パネルの平面図である。
【図17A】本開示の一つの実施例による表示パネルの平面図である。
【図17B】本開示の一つの実施例による表示パネルの平面図である。
【図17C】本開示の一つの実施例による表示パネルの部分平面図である。
【図18】本開示の一つの実施例による、本開示の実施例による表示パネルを含む表示装置の立体図である。
【図20】本開示の一つの実施例による、本開示の実施例による表示パネルを含む折り畳み可能な表示装置の平面図である。
【図23】本開示の別の実施例による、本開示の実施例による表示パネルを含む折り畳み可能な表示装置の平面図である。
【図24】本開示の一つの実施例による表示パネルの平面概略図である。
【図25】本開示の一つの実施例による表示パネルの画素における画素駆動回路の回路図である。
【図27】本開示の一つの実施例による表示パネルにおける第２ソースドレイン金属層の概略図である。
【図28】本開示の一つの実施例による表示パネルのレイアウト図である。
【図29】本開示の一つの実施例による表示パネルのレイアウト図である。
【図30】本開示の一つの実施例による表示パネルの断面図である。
【図31】本開示の別の実施例による表示パネルの断面図である。
【図32】本開示の実施例による表示パネルの部分平面図である。
【図34A】本開示の一つの実施例による表示パネルの部分断面図である。
【図34B】本開示の一つの実施例による表示パネルの部分断面図である。
【図35】本開示の一つの実施例による表示パネルの部分平面図である。
【発明を実施するための形態】
【0039】
本開示の実施例の目的、技術案及び利点をさらに明確に説明するために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術案について明確かつ完全に説明する。記載された実施例は、本開示の一部の実施例であり、全ての実施例ではないことは、明らかである。記載された本開示の実施例に基づいて、当業者が創造的な労働をせずに取得するその他の実施例は、いずれも本開示の保護範囲に含まれる。
【0040】
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する用語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。同様に、「含む」や「含まれる」などの類似する用語は、当該用語の前に出現した素子や物が当該用語の後に挙げられる素子や物、及びそれらの均等物を含むことを意味するが、その他の素子や物を排除するものではない。「接続」や「互いに接続」などの類似する用語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、当該相対位置関係もそれに応じて変わる可能性がある。
【0041】
表示装置の表示解像度の向上により負荷が大きくなり、信号遅延が悪化し、低抵抗導電構造の導入は、信号遅延を解決する手段の一つである。しかし、低抵抗導電構造の間の間隔が解像度の増加に伴って縮小し、プロセス等の原因又は後続の使用プロセスによる不良、例えば静電放電と静電破壊現象が発生しやすい。
【0042】
図１は、表示パネルにおける複数の導電部材の概略図である。図１に示すように、隣接する導電部材１１の間の距離が比較的に小さく、静電放電による静電破壊が発生しやすい。図１は、４つの導電部材のみを概略的に示し、導電部材の数及び導電部材の配列方式は、図に示されるものに限られない。導電部材１１は、ベース基板上に位置し、図１にはベース基板が示されておらず、図２を参照してもよい。
【0043】
図２は、図１のＡ－Ｂ線に沿う断面図である。図２に示すように、導電部材１１は、ベース基板１０上に位置し、各導電部材１１は、第１導電サブ層１１ａと、第２導電サブ層１１ｂと、第３導電サブ層１１ｃとを含む。各導電部材１１の断面は、正台形であってもよいが、それに限られない。導電部材１１を形成する場合、ベース基板１０上に第１導電フィルムと、第２導電フィルムと、第３導電フィルムとを順次に形成し、さらに第１導電フィルムと、第２導電フィルムと、第３導電フィルムとに対してエッチングを行うことによって、図２に示される導電部材１１を形成してもよい。ドライエッチング又はウェットエッチングを採用して導電部材１１を形成してもよい。図２に示すように、隣接する第３導電サブ層１１ｃの間の間隔は、隣接する第２導電サブ層１１ｂの間の間隔よりも大きい。
【0044】
【0045】
【0046】
図４は、図３のＡ１－Ａ２線に沿う断面図である。図３と図４を参照して、導電部材ＣＬがその延び方向における長さは、導電部材ＣＬが延び方向と交差する方向における幅よりも大きい。延び方向と交差する方向は、導電部材ＣＬの幅方向を指してもよい。図３と図４を参照して、導電部材ＣＬは、順次に積層される第１導電サブ層１０１と、第２導電サブ層１０２と、第３導電サブ層１０３とを含み、第１導電サブ層１０１は、第３導電サブ層１０３よりもベース基板１００に近接する。例えば、第１導電サブ層１０１の導電率は、第２導電サブ層１０２の導電率よりも小さく、第３導電サブ層１０３の融点は、第２導電サブ層１０２の融点よりも高い。例えば、第３導電サブ層１０３の導電率は、第２導電サブ層１０２の導電率よりも小さく、第１導電サブ層１０１の融点は、第２導電サブ層１０２の融点よりも高い。図３は、二つの隣接する導電部材ＣＬを示す。ベース基板１００は、剛性ベース基板を採用してもよく、可撓性ベース基板を採用してもよい。剛性ベース基板は、ガラス基板を含み、可撓性ベース基板の材料は、ポリイミドを含むが、それに限られない。
【0047】
例えば、ベース基板は、可撓性ベース又はガラスベースであってもよく、可撓性ベースは、ポリイミド（ＰＩ）、ポリシラン、ポリシロキサン、ポリシラザン、ポリカルボシラン、ポリアクリル酸エステルのうちの一つ又は複数の積層であってもよい。
【0048】
例えば、第１導電サブ層１０１、第２導電サブ層１０２と第３導電サブ層１０３は、いずれも金属材料又は合金を採用して製作されてもよい。例えば、第１導電サブ層１０１の材料は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）の少なくとも一つを採用してもよく、第２導電サブ層１０２の材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）の少なくとも一つを採用してもよく、第３導電サブ層１０３の材料は、モリブデン、チタン、ネオジム、クロム、ニッケル、タングステン（Ｗ）の少なくとも一つを採用してもよいが、それに限られない。例えば、第１導電サブ層１０１と第３導電サブ層１０は、同じ材料を採用して製作されてもよいが、それに限られない。例えば、導電部材ＣＬは、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ｃｕ／Ｍｏ及びＴｉ／Ｃｕ／Ｔｉ等の３つの導電サブ層が積層設けられる形式を採用してもよい。
【0049】
例えば、図４に示すように、表示パネルは、ベース基板上に位置するバリア層ＢＲＬをさらに含む。導電部材ＣＬとベース基板１００との間にバリア層ＢＲＬが設けられる。バリア層ＢＲＬは、無機絶縁膜を採用してもよく、例えば、窒化ケイ素（ＳｉＮｘ）の単層、酸化ケイ素の単層（ＳｉＯｘ）又は互いに積層される窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯｘ）とを含む多層で形成されてもよく、バリア層ＢＲＬは、ベース基板上の不純物又は微粒子を効果的に被覆することができ、導電部材に対して保護作用を有する。例えば、バリア層ＢＲＬは、酸化ケイ素を採用してもよいが、それに限られない。
【0050】
例えば、図１４と図３２を参照して、本開示の実施例による表示パネルは、表示領域Ｒ１と周辺領域Ｒ２とを含み、表示領域Ｒ１は、複数の画素ユニットＳＰを有し、周辺領域Ｒ２は、表示領域Ｒ１の少なくとも一側に位置する。表示パネルは、ベース基板上に位置する第１導電部６１をさらに含み、第１導電部は、表示領域Ｒ１に位置し、第１導電部６１と導電部材ＣＬとは、同層に設けられ且つ材料と同じである。
【0051】
図４に示すように、導電部材ＣＬは、ベース基板１００上に位置し、第２導電サブ層１０２は、第１導電サブ層１０１に近接する第１表面Ｓ１と第３導電サブ層１０３に近接する第２表面Ｓ２とを含み、第１表面Ｓ１と第２表面Ｓ２とは、対向して設けられる。図３と図４を参照して、第３導電サブ層１０３は、導電部材ＣＬの幅方向（第１方向）ＤＲ１に沿って第２表面Ｓ２から突出し、幅方向ＤＲ１は、導電部材ＣＬの延び方向（第２方向）ＤＲ２と交差する。図３には、第２表面Ｓ２で第２導電サブ層１０２の境界が示される。図４に示すように、第３導電サブ層１０３は、第２導電サブ層１０２の周縁を被覆する。
【0052】
例えば、図４に示すように、第２導電サブ層１０２の厚さは、第１導電サブ層１０１の厚さよりも大きい。第２導電サブ層１０２の厚さが比較的に大きく且つ導電率が比較的に大きいため、第２導電サブ層１０２にプロセス不良、例えばエッチング残りが発生するリスクが比較的に大きい。エッチング残りが発生すれば、横方向導通又は静電破壊のリスクが大きくなる。第３導電サブ層が導電部材の幅方向に沿って第２表面から突出することにより、横方向導通と静電破壊のリスクを減少するために、第２導電サブ層１０２と第３導電サブ層１０３を調整してもよい。静電の発生源は、一般的には、表示パネルの製作プロセスにおいて発生した静電と、当該表示パネルを含む装置の使用プロセスにおいて発生した静電とを含む。
【0053】
例えば、第２導電サブ層１０２の厚さ範囲は、３０００～１２０００Åであり、第１導電サブ層１０１の厚さ範囲は、５０～２０００Åであり、第３導電サブ層１０３の厚さ範囲は、５０～２０００Åであるが、それに限られない。例えば、第２導電サブ層１０２の厚さは、第１導電サブ層１０１の厚さよりも大きく、且つ第２導電サブ層１０２の厚さは、第３導電サブ層１０３の厚さよりも大きい。
【0054】
例えば、図４に示すように、第３導電サブ層１０３がベース基板１００への正投影の面積は、第２導電サブ層１０２の第１表面Ｓ１がベース基板１００への正投影の面積よりも大きいが、それに限られない。他の実施例では、第３導電サブ層１０３がベース基板１００への正投影の面積は、第２導電サブ層１０２の第１表面Ｓ１がベース基板１００への正投影の面積以下であってもよい。
【0055】
例えば、図４に示すように、第２導電サブ層１０２は、第１表面Ｓ１と第２表面Ｓ２の、第２導電サブ層１０２の同一側に位置する側辺を接続する側面Ｓ３をさらに含む。図４に示すように、第２導電部材ＣＬ２において、左側に位置する側面Ｓ３は、第１表面Ｓ１の左側の側辺と第２表面Ｓ２の左側の側辺とを接続し、右側に位置する側面Ｓ３は、第１表面Ｓ１の右側の側辺と第２表面Ｓ２の右側の側辺とを接続する。図４に示すように、側面Ｓ３は、斜面である。第２導電サブ層１０２は、台形構造であってもよいが、それに限られない。側面Ｓ３は、第１導電サブ層１０１に対して斜めに設けられる。
【0056】
図３と図４を参照して、導電部材ＣＬの幅方向ＤＲ１は、水平方向であり、図３に示すように、導電部材ＣＬの延び方向ＤＲ２は、垂直方向であり、図３と図４を参照して、導電部材ＣＬの厚さ方向（第３方向）ＤＲ３は、導電部材ＣＬの幅方向ＤＲ１に垂直し、且つ導電部材ＣＬの延び方向ＤＲ２に垂直する。図３には、導電部材ＣＬが直線であることを例として説明するが、他の実施例では、導電部材ＣＬは、直線でなくてもよく、例えば、導電部材ＣＬは、折線又は曲線等の他の形式であってもよい。
【0057】
例えば、導電部材ＣＬの延び方向ＤＲ２は、導電部材ＣＬの二つの端点の間の接続線の延び方向であってもよく、導電部材ＣＬの幅方向ＤＲ１は、導電部材ＣＬの延び方向ＤＲ２に垂直する方向であってもよい。
【0058】
例えば、本開示の実施例では、導電サブ層の間の距離と導電サブ層の幅は、異なる導電サブ層のほぼ同じ位置の間の幾何寸法に基づいて決定されてもよく、第２導電サブ層に対して、第２導電サブ層の最上部位置（例えば、第２表面Ｓ２）に基づいて決定されてもよく、第２導電サブ層の底部位置（例えば、第１表面Ｓ１）に基づいて決定されてもよく、又は第２導電サブ層の中部位置に基づいて決定されてもよい。
【0059】
例えば、図３と図４を参照して、二つの隣接する導電部材ＣＬは、互いに絶縁され、二つの隣接する導電部材ＣＬは、同一層に位置し、二つの隣接する導電部材ＣＬは、第１導電部材ＣＬ１と第２導電部材ＣＬ２とを含み、第１導電部材ＣＬ１の第３導電サブ層１０３と、第２導電部材ＣＬ２の第３導電サブ層１０３との間の間隔ｓｐｃ１は、第１導電部材ＣＬ１の第２導電サブ層１０２の第２表面Ｓ２と、第２導電部材ＣＬ２の第２導電サブ層１０２の第２表面Ｓ２との間の間隔ｓｐｃ２よりも小さく、それにより、隣接する導電部材の静電破壊のリスクを減少することに有利である。第１導電部材ＣＬ１と第２導電部材ＣＬ２とは、同じ構造を有してもよいが、それに限られない。例えば、本開示の実施例では、二つの素子が同一層に位置することは、当該二つの素子が同一の膜層によって同一のパターンニングプロセスを採用して形成されることを意味する。又は、二つの素子が同一層に位置することは、二つの素子と直接接触する基板材料が同じであることを意味する。例えば、同一の膜層で形成される素子材料は、同じである。例えば、図４に示すように、第３導電サブ層１０３は、第１導電サブ層１０１と接触しない。第３導電サブ層１０３の幅は、第２表面Ｓ２の幅よりも大きい。例えば、図３と図４を参照して、第３導電サブ層１０３がベース基板１００への正投影の面積は、第２表面Ｓ２がベース基板１００への正投影の面積よりも大きい。図３と図４を参照して、第３導電サブ層１０３の幅は、第２表面Ｓ２の幅よりも大きいため、隣接する第２導電サブ層１０２の間の距離を大きくすることにより、隣接する第２導電サブ層の間の静電破壊のリスクを低減させ、当該表示パネルを含む装置の安定性を向上させる、良品率を向上させることに有利である。
【0060】
本願の発明者は、下記のことを発見した。即ち、第３導電サブ層の第２導電サブ層を超える幅が大きすぎると、第２導電サブ層の幅がより小さくなり、導電部材の抵抗が増大し、高解像度表示に不利である。第３導電サブ層の第２導電サブ層を超える幅が小さすぎると、隣接する第２導電サブ層の間の静電放電リスクが大きくなる。そして、第３導電サブ層の第２導電サブ層を超える幅が一定の条件を満たす場合、抵抗と安定性とを両立させる導電部材構造を得ることができる。
【0061】
例えば、図４に示すように、以下の関係式を満たす表示パネルは、抵抗と安定性とを両立させる。
ただし、ｗ１は、第１導電部材ＣＬ１の幅方向断面における最大幅であり、ｗ２は、第２導電部材ＣＬ２の幅方向断面における最大幅であり、Δｗ１１は、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離であり、Δｗ１２は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離であり、ｄｍｉｎは、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の最小の間隔である。上記関係式を満たす表示パネルは、第３導電サブ層が第２導電サブ層を超える幅により抵抗に対する影響を最小限に抑えるとともに、静電破壊のリスクを低減させる。
【数3】
【0062】
例えば、図４に示される表示パネルを製作する方法は、第１導電フィルムを形成し、且つ第１導電フィルムに対してパターンニングを行って第１導電サブ層１０１を形成し、第２導電フィルムを形成し、且つ第２導電フィルムに対してパターンニングを行って第２導電サブ層１０２を形成するステップと、隣接する第２導電サブ層１０２の間に絶縁層を形成するステップと、絶縁層と第２導電サブ層１０２上に第３導電フィルムを形成し、第３導電フィルムが第２導電サブ層１０２と接触し、第３導電フィルムに対してパターンニングを行って第３導電サブ層１０３を形成するステップとを含んでもよい。説明すべきことは、図４に示される表示パネルの製作方法は、以上に例示される方法に限られず、当業者は、本開示の実施例における表示パネルの構造に関する記述に基づいて適切な方法を選択して製作してもよい。
【0063】
図５Ａは、本開示の一つの実施例による複数の導電部材の概略図である。図５Ａに示すように、表示パネルは、複数の導電部材ＣＬを含み、複数の導電部材ＣＬは、同一層に位置し、複数の導電部材ＣＬは、第１導電部材ＣＬ１と、第２導電部材ＣＬ２と、第３導電部材ＣＬ３と、第４導電部材ＣＬ４とを含み、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔ＳＰＣ０１は、第３導電部材ＣＬ３と第４導電部材ＣＬ４との間の間隔ＳＰＣ０２と異なり、左側の二つの導電部材ＣＬにおける第３導電サブ層１０３が第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、右側の二つの導電部材ＣＬにおける第３導電サブ層１０３が第２導電サブ層１０２の第２表面Ｓ２から突出する寸法と異なる。
【0064】
図５Ａに示すように、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔ＳＰＣ０１は、第３導電部材ＣＬ３と第４導電部材ＣＬ４との間の間隔ＳＰＣ０２よりも小さい。
【0065】
図５Ａに示すように、第１導電部材ＣＬ１における第３導電サブ層１０３が第１導電部材ＣＬ１の幅方向に沿って第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、Ｄ０１であり、第２導電部材ＣＬ２における第３導電サブ層１０３が第２導電部材ＣＬ２の幅方向に沿って第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、Ｄ０２であり、第３導電部材ＣＬ３における第３導電サブ層１０３が第３導電部材ＣＬ３の幅方向に沿って第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、Ｄ０３であり、第４導電部材ＣＬ４における第３導電サブ層１０３が第４導電部材ＣＬ４の幅方向に沿って第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、Ｄ０４である。Ｄ０１は、Ｄ０３よりも大きく、且つＤ０４よりも大きく、Ｄ０２は、Ｄ０３よりも大きく、且つＤ０４よりも大きい。例えば、いくつかの実施例では、Ｄ０１はＤ０２に等しく、Ｄ０３はＤ０４に等しいが、それに限られない。
【0066】
図５Ａに示すように、第１導電部材ＣＬ１と、第２導電部材ＣＬ２と、第３導電部材ＣＬ３と、第４導電部材ＣＬ４とは、互いに平行し、他の実施例では、隣接する導電部材は、平行しなくてもよい。
【0067】
図５Ｂは、本開示の一つの実施例による複数の導電部材の概略図である。第１導電部材ＣＬ１は、第２導電部材ＣＬ２に平行せず、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔ＳＰＣ０１は、第１端から第２端まで徐々に増大することにより、同一の導電部材ＣＬに対して、異なる位置で、第３導電サブ層１０３が第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、異なる。
【0068】
例えば、図５Ｂに示すように、同一の導電部材に対して、間隔ＳＰＣ０１が小さい位置における、第３導電サブ層１０３が第２導電サブ層１０２の第２表面Ｓ２から突出する寸法は、間隔ＳＰＣ０１が大きい位置における、第３導電サブ層１０３が第２導電サブ層１０２の第２表面Ｓ２から突出する寸法よりも小さいが、それに限られない。
【0069】
図６Ａは、図３のＡ１－Ａ２線に沿う別の断面図である。例えば、図６Ａに示すように、側面Ｓ３は、少なくとも二つのサブ側面Ｓ３を含み、少なくとも二つのサブ側面Ｓ３は、第１導電サブ層１０１に近接する第１サブ側面Ｓ３１と、第３導電サブ層１０３に近接する第２サブ側面Ｓ３２とを含み、第１サブ側面Ｓ３１と第１導電サブ層１０１とのなす角θ１は、第２サブ側面Ｓ３２と第１導電サブ層１０１とのなす角θ２よりも小さい。
【0070】
第２導電サブ層１０２は、一般的には一定の傾斜角度を有する側面を形成し、下が大きく上が小さい傾向を呈する。それにより、隣接する第２導電サブ層の間隔が自然に下から上まで大きくなる。本開示の実施例では、主に第２導電サブ層の幅を減少する方式で静電放電リスクを低減させるもとに、隣接する第２導電サブ層の間隔は、一方的に大きくしなくてもよく、角度θ２によりその大きくなる傾向が緩和され、角度がより緩やかな斜面を形成することができ、構造上、底面における第２導電サブ層の幅を増大し、導電部材の抵抗を低減させる。
【0071】
図６Ｂは、本開示の一つの実施例による表示パネル上の導電部材の部分断面図である。図６Ｂに示すように、導電部材ＣＬに垂直する延び方向ＤＲ２に切り取られた断面において、側面Ｓ３と第１導電サブ層１０１との交点は、第１交点Ｐ１であり、側面Ｓ３と第３導電サブ層１０３との交点は、第２交点Ｐ２であり、側面Ｓ３の少なくとも一部は、第１交点Ｐ１と第２交点Ｐ２との接続線ＬＮ０よりも第２導電サブ層１０２に近接する一側に位置する。導電部材ＣＬの延び方向ＤＲ２に垂直して切り取られた断面は、導電部材ＣＬの厚さ方向ＤＲ３と導電部材ＣＬの幅方向ＤＲ１とがなす平面である。
【0072】
例えば、図６Ｂに示すように、導電部材ＣＬの延び方向ＤＲ２に垂直して切り取られた断面において、第２サブ側面Ｓ３２の延長線ＬＮ１と第１導電サブ層１０１との交点Ｐ３と、第１サブ側面Ｓ３１と第１導電サブ層１０１との交点Ｐ１との間の距離は、ｄ１であり、第１導電サブ層１０１が第１表面Ｓ１を超える距離は、Δｗ１である。
【0073】
例えば、図６Ｂに示すように、導電部材ＣＬの延び方向ＤＲ２に垂直して切り取られた断面において、第１サブ側面Ｓ３１の延長線ＬＮ２と第３導電サブ層１０３との交点Ｐ４と、第２サブ側面Ｓ３２と第３導電サブ層１０３との交点Ｐ２との間の距離は、ｄ２であり、第３導電サブ層１０３が第２表面Ｓ２を超える距離は、Δｗ２である。例えば、本開示の実施例では、第３導電サブ層１０３が第２表面Ｓ２を超える距離とは、第３導電サブ層１０３が第２表面Ｓ２を超える部分が導電部材の幅方向における寸法である。導電部材の幅方向は、導電部材の長さ方向と交差する。例えば、導電部材の幅方向は、導電部材の長さ方向に垂直する。
【0074】
例えば、図６Ｂに示すように、静電破壊のリスクの低減と導電部材の抵抗の減少とを両立させるために、ｄ１＜Δｗ１であり、さらに例えば、ｄ１＜Δｗ２である。
【0075】
例えば、図６Ｂに示すように、静電破壊のリスクの低減と導電部材の抵抗の減少とを両立させるために、ｄ２＜Δｗ１であり、さらに例えば、ｄ２＜Δｗ２である。
【0076】
例えば、図６Ｂに示すように、静電破壊のリスクの低減と導電部材の抵抗の減少とを両立させるために、Δｗ２＜Δｗ１である。
【0077】
例えば、図６Ｂに示すように、第１サブ側面Ｓ３１と第２サブ側面Ｓ３２とは、いずれも斜面である。図６Ａと図６Ｂを参照して、第１サブ側面Ｓ３１と第２サブ側面Ｓ３２は、それぞれベース基板１００に対する斜面であってもよい。
【0078】
図７は、本開示の一つの実施例による表示パネル上の導電部材の部分断面図である。例えば、図７に示すように、静電破壊のリスクの低減と導電部材の抵抗の減少とを両立させるために、第２サブ側面Ｓ３２と第１導電サブ層１０１とのなす角θ２は、９０度よりも大きい。
【0079】
図８は、図３のＡ１－Ａ２線に沿う別の断面図である。例えば、図８に示すように、側面Ｓ３は、順次に設けられる３つのサブ側面Ｓ３を含み、３つのサブ側面Ｓ３は、第１サブ側面Ｓ３１と、第２サブ側面Ｓ３２と、第３サブ側面Ｓ３３とを含み、第１サブ側面Ｓ３１は、第３サブ側面Ｓ３３よりも第１導電サブ層１０１に近接し、第１サブ側面Ｓ３１と第１導電サブ層１０１とのなす角は、第１角度θ１であり、第２サブ側面Ｓ３２と第１導電サブ層１０１とのなす角は、第２角度θ２であり、第３サブ側面Ｓ３３と第１導電サブ層１０１とのなす角は、第３角度θ３であり、静電破壊のリスクの低減と導電部材の抵抗の減少とを両立させるために、第３角度θ３は、第２角度θ２よりも大きく、第２角度θ２は、第１角度θ１よりも大きい。
【0080】
例えば、図４、図６Ａと図８を参照して、第２導電サブ層１０２は、二つの側面Ｓ３を含み、二つの側面Ｓ３が対向して設けられ、二つの側面Ｓ３が導電部材ＣＬの厚さ方向に沿って対称に設けられる。図６Ｂと図７には導電部材ＣＬの一つの側面Ｓ３のみが示され、導電部材ＣＬの別の側面Ｓ３は、当該導電部材ＣＬの厚さ方向に対して示される側面Ｓ３と対称に設けられてもよい。説明すべきことは、同一の導電部材の二つの対向する側面は、対称に設けられなくてもよく、本開示の実施例は、これを限定しない。
【0081】
図６Ａと図８を参照して、二つの隣接する導電部材ＣＬは、互いに絶縁され、二つの隣接する導電部材ＣＬは、同一層に位置し且つ同じ構造を有し、二つの隣接する導電部材ＣＬは、第１導電部材ＣＬ１と第２導電部材ＣＬ２とを含み、第１導電部材ＣＬ１の第３導電サブ層１０３と、第２導電部材ＣＬ２の第３導電サブ層１０３との間の間隔ｓｐｃ１は、第１導電部材ＣＬ１の第２導電サブ層１０２の第２表面Ｓ２と、第２導電部材ＣＬ２の第２導電サブ層１０２の第２表面Ｓ２との間の間隔ｓｐｃ２よりも小さい。
【0082】
図３～図６Ａ及び図８を参照して、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔は、比較的に小さい。例えば、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔は、５～１９μｍであってもよいが、それに限られず、本開示の実施例は、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の間隔の値について、具体的には限定しない。
【0083】
【0084】
図９は、本開示の一つの実施例による表示パネルの断面図である。図９に示すように、表示パネルは、ベース基板１００と、ベース基板１００上に位置する第１導電部材層２１と、絶縁層２２と、第２導電部材層２３とを含み、第１導電部材層２１は、第１導電部材ＣＬ１と第２導電部材ＣＬ２とを含み、第２導電部材層２３は、第３導電部材ＣＬ３と第４導電部材ＣＬ４とを含み、第１導電部材ＣＬ１と第２導電部材ＣＬ２は、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２を採用してもよく、第３導電部材ＣＬ３と第４導電部材ＣＬ４は、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２を採用してもよい。
【0085】
例えば、第１導電部材層２１と第２導電部材層２３とは、異なる層に位置し、第１導電部材層２１からベース基板１００までの距離は、第２導電部材層２３からベース基板１００までの距離と異なり、第１導電部材ＣＬ１と第３導電部材ＣＬ３からベース基板１００までの距離は、異なる。
【0086】
図１０は、図９に示される表示パネルにおける第１導電部材と第３導電部材の平面図である。第１導電部材ＣＬ１と第３導電部材ＣＬ３は、いずれ第３導電サブ層が導電部材の幅方向に沿って第２表面から突出する構造を採用する。
【0087】
図１１は、図９に示される表示パネルにおける第１導電部材と第３導電部材の断面図である。第１導電部材ＣＬ１の第２導電サブ層１０２の厚さは、Ｔ３であり、第３導電部材ＣＬ３の第２導電サブ層１０２の厚さは、Ｔ４であり、Ｔ４は、Ｔ３よりも大きく、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、Δｗ３であり、第３導電部材ＣＬ３における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、Δｗ４であり、以下のような関係式を満たす。
【数4】
【0088】
それにより、表示パネルに第３導電サブ層が導電部材の幅方向に沿って第２表面から突出する構造となるように設ける必要がある複数の導電部材を有する場合、第２導電サブ層の厚さに基づいてベース基板と異なる距離を有する導電部材における第３導電サブ層１０３が第２表面Ｓ２を超える距離を決定してもよい。
【0089】
説明すべきことは、本開示の実施例は、ベース基板に近い導電部材の厚さが小さく、ベース基板から遠い導電部材の厚さが大きいことを例として説明する。他の実施例では、ベース基板に近い導電部材の厚さが大きいが、ベース基板から遠い導電部材の厚さが小さくてもよい。
【0090】
図１２は、本開示の一つの実施例による表示パネルにおける隣接する導電部材の断面図である。図１２に示すように、第１導電部材ＣＬ１の第３導電サブ層１０３と、第２導電部材ＣＬ２の第３導電サブ層１０３との間の間隔ｓｐｃ１は、第１導電部材ＣＬ１の第２導電サブ層１０２の第２表面Ｓ２と、第２導電部材ＣＬ２の第２導電サブ層１０２の第２表面Ｓ２との間の間隔ｓｐｃ２よりも小さく、それにより、静電破壊のリスクを減少することに有利である。
【0091】
例えば、図１２に示すように、第３導電サブ層１０３は、第２導電サブ層１０２を被覆し、且つ第１導電サブ層１０１と接触する。第３導電サブ層１０３の側面Ｓ３３は、第２導電サブ層１０２を被覆し、第２導電サブ層１０２の静電破壊のリスクを低減させる。
【0092】
例えば、静電放電の影響をさらに低減させることにより、リスクの発生頻度を著しく低減させるために、第２導電サブ層１０２の第１表面Ｓ１、第２表面Ｓ２と側面Ｓ３の少なくとも一つにＮ元素、Ｓ元素、Ｐ元素とＣｌ元素の少なくとも一つをドーピングする。例えば、本開示の実施例による図３～図１２に示される表示パネルにおける導電部材ＣＬの第２導電サブ層１０２に上記ドーピングを行ってもよい。
【0093】
図１３は、本開示の一つの実施例による表示パネルの断面図である。図１３に示すように、表示パネルは、ベース基板１００と、バリア層４２と、導電部材層４３とを含み、導電部材層４３は、導電部材ＣＬを含み、導電部材ＣＬは、無機絶縁膜４２上に位置する。例えば、導電部材ＣＬは、バリア層４２と接触するが、それに限られない。例えば、導電部材層４３は、上述した第１導電部材ＣＬ１と、第２導電部材ＣＬ２とを含む。
【0094】
例えば、バリア層４２は、無機絶縁膜を含み、Ｆ元素とＣｌ元素の少なくとも一つを有する。バリア層４２は、Ｆ元素とＣｌ元素の少なくとも一つを有し、導電部材における金属イオンを効果的に吸着し、静電放電リスクを低減させることができる。
【0095】
例えば、静電放電の発生頻度を著しく低減させるために、バリア層４２におけるＦ元素とＣｌ元素の少なくとも一つの含有量は、１立方センチメートル当たり１×１０１８～５×１０２０個の原子である。
【0096】
【0097】
例えば、図４、図６Ａ～図８、図１１及び図１２を参照して、第１表面Ｓ１の幅は、第１導電サブ層１０１の幅よりも小さく、第２表面Ｓ２の幅は、第３導電サブ層１０３の幅よりも小さく、抵抗と安定性とを両立させる導電部材を得るために、第３導電サブ層１０３と第２表面Ｓ２との幅の差は、第３導電サブ層１０３の厚さよりも大きい。
【0098】
本開示の実施例では、第３導電サブ層１０３が第１表面Ｓ１を超えるか否かについては、限定されない。例えば、第３導電サブ層１０３は、第１表面Ｓ１を超えてもよく、すなわち、第３導電サブ層１０３がベース基板への正投影の面積は、第１表面Ｓ１がベース基板への正投影の面積よりも大きい。もちろん、他の実施例では、第３導電サブ層１０３は、第１表面Ｓ１を超えなくてもよく、すなわち、第３導電サブ層１０３がベース基板への正投影は、第１表面Ｓ１がベース基板への正投影内に入る。いくつかの実施例では、第３導電サブ層１０３がベース基板への正投影は、第１表面Ｓ１がベース基板への正投影と重ね合せてもよい。
【0099】
以下では、本開示の実施例による図３～図１３に示される表示パネルにおける導電部材の適用状況について記述するが、説明すべきことは、本開示の実施例による表示パネルにおける導電部材の適用状況は、下記記述に限られない。
【0100】
図１４は、本開示の一つの実施例による表示パネルの平面図である。図１４に示すように、表示パネルは、表示領域Ｒ１と、表示領域Ｒ１の少なくとも一側に位置する周辺領域Ｒ２とを含む。複数のサブ画素ＳＰは、表示領域Ｒ１に位置する。複数のゲート線ＧＬと複数のデータ線ＤＬは、表示領域Ｒ１に位置する。複数のゲート線ＧＬと複数のデータ線ＤＬとは、交差し且つ互いに絶縁される。図１４に示すように、各データ線ＤＬは、周辺領域Ｒ２に位置するパッドＰＤに接続される。図１４に示すように、複数のパッドＰＤは、周辺領域Ｒ２に位置し、複数のパッドＰＤは、他の素子又は外部回路例えばフレキシブル回路基板に接続されるように構成されてもよい。図１４における二つの隣接するパッドＰＤは、上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。図１４は、複数の画素ユニットＳＰをさらに示す。複数の画素ユニットＳＰは、アレイ状に配列されてもよいが、それに限られない。図１４は、複数の画素ユニットＳＰがマトリクス状に配列されることを例として説明するが、それに限られない。図１４には、各データ線ＤＬが一つのパッドＰＤに接続されることを例として説明するが、他の実施例では、複数のデータ線ＤＬが一つのパッドＰＤに接続されてもよく、例えば、二つ又はより多くのデータ線ＤＬが一つのパッドＰＤに接続される。例えば、データ選択ユニット例えばｍｕｘユニットを設けることによって、二つ又はより多くのデータ線ＤＬを一つのパッドＰＤに接続する。
【0101】
図１５Ａは、本開示の一つの実施例による表示パネルの平面図である。図１５Ａに示すように、第１導電部材ＣＬ１と第２導電部材ＣＬ２は、異方性導電接着剤ＡＤＨによってそれぞれ外部回路ＣＣのピンＰＮに接続され、異方性導電接着剤ＡＤＨは、第３方向ＤＲ３（垂直方向）において導電することにより、外部回路ＣＣの第１ピンＰＮ１と第１導電部材ＣＬ１とを電気的に接続し、外部回路ＣＣの第２ピンＰＮ２と第２導電部材ＣＬ２とを電気的に接続する。導電部材ＣＬにおける第３導電サブ層１０３が第２表面Ｓ２から突出することは、それと外部回路とのバインディングに有利である。図１５Ａは、第２導電サブ層１０２が二つの斜面を有することを例として概略的に説明が、それに限られない。図１５Ａにおける導電部材ＣＬは、本開示の実施例に記載のいずれか一つの導電部材ＣＬを採用してもよい。
【0102】
図１５Ａは、異方性導電接着剤ＡＤＨの導電部分ＡＤＨ１を示す。異方性導電接着剤ＡＤＨの導電部分ＡＤＨ１以外の部分は、絶縁部分である。すなわち、二つの隣接する導電部分ＡＤＨ１の間に位置する異方性導電接着剤ＡＤＨの部分は、絶縁部分であり、それにより、導電素子の縦方向接続と横方向絶縁とを実現する。
【0103】
図１５Ｂは、本開示の別の実施例による表示パネルの平面図である。図１５Ａに示される表示パネルと比べて、図１５Ａに示される表示パネルの導電部材ＣＬは、第１スタック素子ＳＴ１と第２スタック素子ＳＴ２とスタックに設けられ、第１スタック素子ＳＴ１と第２スタック素子ＳＴ２は、それぞれ導電部材ＣＬの両側に設けられ、第１スタック素子ＳＴ１は、第２スタック素子ＳＴ２よりもベース基板に近接する。第２スタック素子ＳＴ２は、異方性導電接着剤ＡＤＨの導電部分によってピンＰＮに接続される。図１５Ｂは、導電部材ＣＬが第１スタック素子ＳＴ１と接触し、且つ第２スタック素子ＳＴ２と接触することを例として説明するが、それに限られず、他の実施例では、導電部材ＣＬは、絶縁層を貫通するビアホールを介して第１スタック素子ＳＴ１に接続されてもよく、導電部材ＣＬと第２スタック素子ＳＴ２とは、絶縁層を貫通するビアホールを介して接続されてもよい。図１５Ａと図１５Ｂにはベース基板１００と導電部材ＣＬとの間のバリア層が省略される。
【0104】
図１６Ａは、本開示の一つの実施例による表示パネルの平面図である。図１６Ａに示すように、表示パネルは、光透過領域ＨＬを有する。ベース基板が光透過領域ＨＬにおいて掘り抜かれるため、光透過領域ＨＬに近接する箇所において、光透過領域ＨＬに近接する二つの隣接するゲート線ＧＴの間の距離ｄ２１は、光透過領域ＨＬから離れる二つの隣接するゲート線ＧＴの間の距離ｄ２２よりも小さい。図１６Ａの光透過領域ＨＬに近接し且つ順方向に屈曲／屈折する部分を有するゲート線ＧＴは、本開示の実施例による第３導電サブ層が導電部材の幅方向に沿って第２表面から突出する構造を有する導電部材ＣＬであってもよい。図１６Ａに示すように、第１導電部材ＣＬ１は、第２導電部材ＣＬ２よりも光透過領域ＨＬに近接する。静電破壊のリスクを低減させるために、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離より大きい。もちろん、導電部材ＣＬは、表示パネルにおける他の信号線であってもよい。
【0105】
図１６Ｂは、本開示の別の実施例による表示パネルの平面図である。図１６Ｂに示される表示パネルは、図１６Ａに示される表示パネルと比べて、光透過領域ＨＬがベース基板に位置する周縁は、ノッチを形成する。光透過領域ＨＬは、カメラ等の部材を配置するために用いることができ、表示装置の複数の機能の実現に有利である。光透過領域ＨＬの形状は、図１６Ａと図１６Ｂに示されるものに限られず、必要に応じて決定されてもよい。
【0106】
図１７Ａは、本開示の一つの実施例による表示パネルの平面図である。図１７Ａは、複数のデータ線ＤＬと複数の第１電源線ＰＬ１を示し、データ線ＤＬは、第１電源線ＰＬ１と隣接し、光透過領域ＨＬの付近に位置するデータ線ＤＬと第１電源線ＰＬ１の部分は、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。光透過領域ＨＬに近接する箇所において、光透過領域ＨＬに近接する隣接するデータ線ＤＬと第１電源線ＰＬ１との間の距離ｄ２１は、光透過領域ＨＬから離れる隣接するデータ線ＤＬと第１電源線ＰＬ１のとの間の距離ｄ２２よりも小さい。図１７Ａに示すように、光透過領域ＨＬに近接する箇所において、光透過領域ＨＬに近接する隣接するデータ線ＤＬ１と第１電源線ＰＬ１１との間の距離ｄ２１は、光透過領域ＨＬから離れる隣接するデータ線ＤＬ２と第１電源線ＰＬ１２との間の距離ｄ２２よりも小さい。
【0107】
図１７Ｂは、本開示の一つの実施例による表示パネルの平面図である。図１７Ａに示される表示パネルと比べて、図１７Ｂに示される表示パネルは、分離カラムＳＥＰを含む。分離カラムＳＥＰの設置は、発光ダイオードの発光層に対する水酸素の侵入を阻止することに有利である。分離カラムＳＥＰは、上述した導電部材ＣＬの構造を採用してもよい。分離カラムＳＥＰが光透過領域ＨＬの周りに設けられ、分離カラムＳＥＰと、それと隣接する第１電源線ＰＬ１とは、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。もちろん、他の実施例では、データ線ＤＬは、分離カラムＳＥＰと隣接してもよく、すなわち、分離カラムＳＥＰと、それと隣接するデータ線ＤＬは、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。例えば、データ線ＤＬと第１電源線ＰＬ１とは、同層に設けられる。説明すべきことは、分離カラムＳＥＰと、それと隣接する第１電源線ＰＬ１との間にデータ線を有せず、分離カラムＳＥＰと、それと隣接するデータ線ＤＬとの間に第１電源線ＰＬ１を有しない。
【0108】
図１７Ｃは、本開示の一つの実施例による表示パネルの部分平面図である。図１７に示すように、分離カラムＳＥＰは、複数のサブ分離カラムＳＥＰ０を含み、信号線ＳＬに近接するサブ分離カラムＳＥＰ０と、それと隣接するサブ分離カラムＳＥＰ０との間の距離ｄ３２は、隣接するサブ分離カラムＳＥＰ０の間の間隔ｄ３１よりも大きい。信号線ＳＬは、図１７Ｂに示されるデータ線ＤＬ又は第１電源線ＰＬ１であってもよい。隣接するサブ分離カラムＳＥＰ０の間に間隔を有する。隣接するサブ分離カラムＳＥＰ０は、上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。
【0109】
図１８は、本開示の一つの実施例による、本開示の実施例による表示パネルを含む表示装置の立体図である。図１８に示すように、表示装置は、折り畳み可能な表示装置である。表示装置は、ＯＬＥＤ表示装置であってもよい。表示装置は、折り畳み可能な領域Ｒ１３と、折り畳み可能な領域Ｒ１３の両側にそれぞれ設けられる第１表示領域Ｒ１１と第２表示領域Ｒ１２とを含む。図１８は、折り畳み可能な線ＦＬを示す。折り畳み可能な領域Ｒ１３、第１表示領域Ｒ１１と第２表示領域Ｒ１２は、表示領域Ｒ１を構成する。
【0110】
図１９は、図１８に示される表示装置の平面図である。図１９に示すように、第１表示領域Ｒ１１の一側に第１周辺領域Ｒ２１が設けられ、第１周辺領域Ｒ２１内に第１パッド領域ＰＤＲ１が設けられ、複数の第１パッドＰＤ１は、第１パッド領域ＰＤＲ１に位置し、複数の第１パッドＰＤ１は、折り畳み可能な線ＦＬに近接する第１パッドＰＤ１１と折り畳み可能な線ＦＬから離れる第１パッドＰＤ１２との二つの隣接する第１パッドＰＤ１を含む。第１パッドＰＤ１１と第１パッドＰＤ１２は、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。静電破壊のリスクを低減させるために、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離より大きい。すなわち、第１導電部材ＣＬ１は、第２導電部材ＣＬ２よりも折り畳み可能な線ＦＬに近接し、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離よりも大きい。図１９は、第１パッドＰＤ１１が折り畳み可能な線ＦＬに最も近接する第１パッドであることを例として説明するが、それに限られず、第１パッドＰＤ１１は、折り畳み可能な線ＦＬに最も近接する第１パッドでなくてもよい。
【0111】
例えば、折り畳み可能な線ＦＬに近接する二つの隣接する導電部材の隣接する第２導電サブ層の距離は、折り畳み可能な線ＦＬから離れる二つの隣接する導電部材の隣接する第２導電サブ層の距離よりも大きい。
【0112】
図１９に示すように、第２表示領域Ｒ１２の一側に第２周辺領域Ｒ２２が設けられ、第２周辺領域Ｒ２２内に第２パッド領域ＰＤＲ２が設けられ、複数の第２パッドＰＤ２は、第２パッド領域ＰＤＲ２に位置し、複数の第２パッドＰＤ２は、折り畳み可能な線ＦＬに近接する第２パッドＰＤ２１と折り畳み可能な線ＦＬから離れる第２パッドＰＤ２２との二つの隣接する第２パッドＰＤ２を含む。第２パッドＰＤ２１と第２パッドＰＤ２２は、それぞれ上述した第１導電部材ＣＬ１と第２導電部材ＣＬ２であってもよい。静電破壊のリスクを低減させるために、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離より大きい。すなわち、折り畳み可能な線ＦＬに近接すればするほど、導電部材における第３導電サブ層が導電部材の幅方向に沿って第２表面から突出する寸法が大きくなる。
【0113】
図１９には４つの第１パッドＰＤ１と４つの第２パッドＰＤのみが示され、第１パッドＰＤ１の数と第２パッドＰＤの数は、いずれも必要に応じて決定されてもよいが、図に示されるものに限られない。
【0114】
図１９は、隣接する導電部材ＣＬの間の間隔が等しいことを例として説明するが、本開示の実施例は、それに限られない。他の実施例では、隣接する導電部材ＣＬの間の間隔は、徐々に変化してもよい。例えば、表示領域Ｒ１に近接する方向から、表示領域Ｒ１から離れる方向まで、隣接する導電部材ＣＬの間の間隔が徐々に増大する。図１９は、隣接する導電部材ＣＬが互いに平行することを例とするが、他の実施例では、隣接する導電部材ＣＬは、互いに平行しなくてもよい。
【0115】
図２０は、本開示の一つの実施例による、本開示の実施例による表示パネルを含む折り畳み可能な表示装置の平面図である。図２０に示すように、折り畳み可能な表示装置は、ＯＬＥＤ表示装置である。例えば、折り畳み可能な表示装置は、折り畳み可能な領域Ｒ１３と、その両側に位置する第１表示領域Ｒ１１と第２表示領域Ｒ１２とを含み、且つ折り畳み可能な領域Ｒ１３、第１表示領域Ｒ１１と第２表示領域Ｒ１２は、表示領域Ｒ１を構成し、表示領域Ｒ１の外は、周辺領域Ｒ２であり、周辺領域Ｒ２は、第１表示領域Ｒ１１の少なくとも一側に位置する第１周辺領域Ｒ２１と、第２表示領域Ｒ２１の少なくとも一側に位置する第２周辺領域Ｒ２１とを含む。表示領域は、複数行の画素ユニットを含む。第１表示領域Ｒ１１と第２表示領域Ｒ１２は、非折り畳み領域である。
【0116】
【0117】
図２０と図２１を参照して、第１周辺領域Ｒ２１は、複数の信号線４６と複数段のＧＯＡユニット回路４５とを含み、各段のＧＯＡユニット回路４５は、信号線４６によって対応する行の画素ユニットに電気的に接続され、各段のＧＯＡユニット回路４５は、対応する行の画素ユニットを駆動するために用いられる。
【0118】
図２０と図２１に示すように、各段のＧＯＡユニット回路４５は、走査データ線（図示せず）によって信号線４６に接続され、信号線４６は、ＧＯＡ信号線と、画素ユニット信号線と、電源信号線とを含む。ＧＯＡ信号線は、ＧＯＡユニット回路４５が正常に作動するための第１クロック信号線ＣＫ１と、第２クロック信号線ＣＫ２と、ローレベル信号線ＶＧＬと、ハイレベル信号線ＶＧＨとを含む。
【0119】
例えば、図２１に示すように、Ｎ段目のＧＯＡユニット回路４５における入力信号ＩＮは、Ｎ－１段目のＧＯＡユニット回路の出力信号ＯＵＴによって提供され、Ｎ段目のＧＯＡユニット回路の出力信号ＯＵＴは、Ｎ行目の画素ユニットのスイッチ信号及びＮ＋１段目のＧＯＡユニット回路の入力信号を提供する。
【0120】
例えば、第１クロック信号線ＣＫ１は、第１クロック信号を提供するように構成され、第２クロック信号線ＣＫ２は、第２クロック信号を提供するように構成され、ローレベル信号線ＶＧＬは、ローレベル信号を提供するように構成され、ハイレベル信号線ＶＧＨは、ハイレベル信号を提供するように構成される。
【0121】
例えば、本開示の実施例による表示パネルにおける導電部材ＣＬは、図２１に示される第１クロック信号線ＣＫ１、第２クロック信号線ＣＫ２、ローレベル信号線ＶＧＬ及びハイレベル信号線ＶＧＨのうちの任意の隣接する二つであってもよい。すなわち、第１導電部材ＣＬ１と第２導電部材ＣＬ２は、図２１に示される第１クロック信号線ＣＫ１、第２クロック信号線ＣＫ２、ローレベル信号線ＶＧＬ及びハイレベル信号線ＶＧＨのうちの任意の隣接する二つであってもよい。第１導電部材ＣＬ１が第２導電部材ＣＬ２より、更折り畳み可能な線ＦＬに近接する場合、静電破壊のリスクを低減させるために、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離よりも大きい。図２１には、第１導電部材ＣＬ１がハイレベル信号線ＶＧＨであり、且つ第２導電部材ＣＬ２がローレベル信号線ＶＧＬであることを例として説明する。
【0122】
図２１は、第１接続線ＣＮＬ１、第２接続線ＣＮＬ２、第３接続線ＣＮＬ３と第４接続線ＣＮＬ４をさらに示す。ハイレベル信号線ＶＧＨ、ローレベル信号線ＶＧＬ、第１クロック信号線ＣＫ１及び第２クロック信号線ＣＫ２は、それぞれ第１接続線ＣＮＬ１、第２接続線ＣＮＬ２、第３接続線ＣＮＬ３と第４接続線ＣＮＬ４によってＮ段目のＧＯＡユニット回路４５に接続される。図２１に示される表示パネルは、第１接続線ＣＮＬ１、第２接続線ＣＮＬ２、第３接続線ＣＮＬ３及び第４接続線ＣＮＬ４が水平に設けられ、ハイレベル信号線ＶＧＨ、ローレベル信号線ＶＧＬ、第１クロック信号線ＣＫ１及び第２クロック信号線ＣＫ２が垂直に設けられることを例として説明する。
【0123】
例えば、第１導電部材ＣＬ１と第２導電部材ＣＬ２は、図２１に示される第１接続線ＣＮＬ１、第２接続線ＣＮＬ２、第３接続線ＣＮＬ３と第４接続線ＣＮＬ４のうちの任意の隣接する二つであってもよい。
【0124】
図２２Ａは、図２１における水平に設けられる接続線の平面図である。図２２Ａに示される導電部材は、図２１に示される第１接続線ＣＮＬ１、第２接続線ＣＮＬ２、第３接続線ＣＮＬ３と第４接続線ＣＮＬ４のうちのいずれか一つであってもよい。例えば、静電破壊のリスクを低減させるために、折り畳み可能な線ＦＬに近接する導電部材ＣＬの部分の第３導電サブ層１０３が第２表面Ｓ２を超える距離ｄ１は、折り畳み可能な線ＦＬから離れる導電部材ＣＬの部分の第３導電サブ層１０３が第２表面Ｓ２を超える距離ｄ２よりも大きい。すなわち、同一つの導電部材の異なる位置における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、異なる。
【0125】
図２２Ｂは、図２１における水平に設けられる二つの隣接する接続線の平面図である。図２２Ｂに示すように、第１導電部材ＣＬ１と第２導電部材ＣＬ２との間の第２表面Ｓ２の間の距離ｄ０は、折り畳み可能な線ＦＬに近接する方向から、折り畳み可能な線ＦＬから離れる方向に徐々に減少する。
【0126】
図２３は、本開示の別の実施例による、本開示の実施例による表示パネルを含む折り畳み可能な表示装置の平面図である。図２０に示される折り畳み可能な表示装置において、信号線４６とＧＯＡユニット回路４５は、表示装置の左側と右側に位置し、図２０に示される折り畳み可能な表示装置と比べて、図２３に示される折り畳み可能な表示装置において、信号線４６とＧＯＡユニット回路４５は、表示装置の上側と下側に位置する。
【0127】
図２４は、本開示の一つの実施例による表示パネルの平面概略図である。図２４に示すように、表示パネルは、ベース基板１００を含み、ベース基板１００は、二つの領域に区分される。例えば、ベース基板１００は、表示領域Ｒ１と、表示領域Ｒ１の少なくとも一側に位置する周辺領域Ｒ２とを含む。例えば、周辺領域Ｒ２は、表示領域Ｒ１の上側、下側、左側と右側のうちの少なくとも一つに位置してもよい。図２４には、周辺領域Ｒ２が表示領域Ｒ１の上側、下側、左側と右側に位置し、すなわち、周辺領域Ｒ２が表示領域Ｒ１を取り囲むことが示される。例えば、周辺領域Ｒ２は、表示領域Ｒ１の一側のみに位置してもよく、例えば、表示領域Ｒ１の上側、下側、左側又は右側のみに位置する。図２４における灰色充填箇所は、表示領域Ｒ１であり、ベース基板１００の残りの箇所は、周辺領域Ｒ２である。例えば、本開示の実施例では、表示領域Ｒ１は、画面表示領域であり、出光領域である。例えば、周辺領域Ｒ２は、画面を表示しない領域であり、非出光領域である。
【0128】
図２４に示すように、周辺領域Ｒ２に、周縁クラックが表示領域Ｒ１に拡張することを阻止するためのクラックストッパ線５１が設けられる。クラックストッパ線５１は、第１クラックストッパ線５１１と第２クラックストッパ線５１２とを含む。周辺領域Ｒ２において、クラックを検出するように構成されるクラック検出線５２がさらに設けられる。クラック検出線５２は、第１クラック検出線５２１と第２クラック検出線５２２とを含む。クラック検出線５２は、クラックストッパ線５１よりも表示領域Ｒ１に近接する。クラック検出線５２によってクラックの発生が検出される場合、周縁クラックのある製品がクライアント側に提供することを避けることができる。例えば、表示パネルマザーボードが複数の単一の表示パネルに切断されるプロセスにおいて、輸送プロセスにおいて、又は表示パネルが機械衝撃又は熱衝撃を受ける場合、ベース基板１００上の層例えば無機層の周縁にクラックが発生可能である。
【0129】
本開示の実施例による表示パネルにおける第１導電部材ＣＬ１と第２導電部材ＣＬ２は、それぞれ第１クラックストッパ線５１１と第２クラックストッパ線５１２であってもよく、又は、本開示の実施例による表示パネルにおける第１導電部材ＣＬ１と第２導電部材ＣＬ２は、それぞれ第１クラック検出線５２１と第２クラック検出線５２２であってもよい。
【0130】
図２４に示すように、静電破壊のリスクを低減させるために、表示領域Ｒ１に近接する第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２を超える距離は、表示領域Ｒ１から離れる第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２を超える距離よりも小さい。
【0131】
例えば、表示パネルは、特徴領域を有し、二つの導電部材ＣＬが提供され、二つの導電部材ＣＬは、互いに絶縁され、二つの導電部材ＣＬは、第１導電部材ＣＬ１と第２導電部材ＣＬ２とを含み、第１導電部材ＣＬ１は、第２導電部材ＣＬ２よりも特徴領域に近接し、第１導電部材ＣＬ１における第３導電サブ層１０３が第２表面Ｓ２から突出する寸法は、第２導電部材ＣＬ２における第３導電サブ層１０３が第２表面Ｓ２から突出する寸法よりも大きい。例えば、特徴領域は、光透過領域、折り畳み可能な領域と表示領域の少なくとも一つを含む。
【0132】
【0133】
図２５と図２８によって採用されるトランジスタは、いずれも三極管、薄膜トランジスタ又は電界効果トランジスタ又は他の特性が同じであるデバイスであってもよい。本開示の実施例では、トランジスタの制御電極以外の両極を区別するために、一方の極を第１電極と呼び、他方の極を第２電極と呼ぶ。
【0134】
例えば、トランジスタが三極管である場合、制御電極は、ベース電極であってもよく、第１電極は、コレクタ電極であってもよく、第２電極は、エミッタ電極であってもよく、又は、制御電極は、ベース電極であってもよく、第１電極は、エミッタ電極であってもよく、第２電極は、コレクタ電極であってもよい。
【0135】
例えば、トランジスタが薄膜トランジスタ又は電界効果トランジスタである場合、制御電極は、ゲート電極であってもよく、第１電極は、ドレイン電極であってもよく、第２電極は、ソース電極であってもよく、又は、制御電極は、ゲート電極であってもよく、第１電極は、ソース電極であってもよく、第２電極は、ドレイン電極であってもよい。
【0136】
図２８に示される表示パネルは、ベース基板上に位置するアレイ層と、アレイ層のベース基板から離れる一側に位置する遮光層とを含み、遮光層上に複数の撮影小孔が形成され、撮影小孔がベース基板における第１正投影は、アレイ層におけるスイッチトランジスタの活性層パターンがベース基板における第２正投影と重ならない。スイッチトランジスタは、アレイ層における駆動トランジスタのゲート電極に接続されるトランジスタである。
【0137】
本開示の実施例の表示パネルは、遮光層上に形成される撮影小孔を、アレイ層におけるスイッチトランジスタに対応しない活性層パターンに設けることによって、撮影小孔を貫通する光線がスイッチトランジスタの活性層パターンに影響を与えない。このことにより、光線の照射でオフ状態での当該スイッチトランジスタに光発生リーク電流を発生させることなく、さらに駆動トランジスタのゲート電極の電位に影響を与えず、表示階調が正確でないという問題が避けられる。
【0138】
例えば、第１正投影と第２正投影とが重ならないとは、第１正投影と第２正投影との間に重なり部分が存在しないことであり、それに限られない。
【0139】
例えば、アレイ層は、薄膜トランジスタアレイ層であってもよいが、それに限られない。
【0140】
例えば、薄膜トランジスタアレイ層は、アレイ層と第２ソースドレイン金属層とを含んでもよく、当該第２ソースドレイン金属層は、遮光層として多重化されるが、それに限られない。
【0141】
例えば、アレイ層における制御トランジスタの活性層パターンにおけるチャネル領域がベース基板への正投影は、第３正投影であり、駆動トランジスタの活性層パターンにおけるチャネル領域がベース基板への正投影は、第４正投影である。
【0142】
スイッチトランジスタの活性層パターンにおけるチャネル領域がベース基板への正投影は、第５正投影である。
【0143】
例えば、第１正投影の周縁と第５正投影との間の最短距離は、第１正投影の周縁と第３正投影との間の距離よりも大きい。
【0144】
例えば、第１正投影の周縁と第５正投影との間の最短距離は、第１正投影の周縁と第４正投影との間の距離よりも大きい。
【0145】
例えば、制御トランジスタは、アレイ層におけるスイッチトランジスタと駆動トランジスタ以外のトランジスタである。
【0146】
例えば、第１正投影の周縁と第５正投影との間の最短距離は、第１正投影の周縁と第３正投影との間の距離よりも大きく、第１正投影の周縁と第５正投影との間の最短距離は、第１正投影の周縁と第４正投影との間の距離よりも大きく、撮影小孔からスイッチトランジスタの活性層パターンのチャネル領域までの距離が比較的に遠く、スイッチトランジスタの活性層パターンのチャネル領域が、撮影小孔を貫通する光線によって照射されることを防止する。
【0147】
例えば、表示パネルは、撮影小孔が設けられる第１画素領域と撮影小孔が設けられていない第２画素領域とを含んでもよい。例えば、第１画素領域の面積は、第２画素領域の面積よりも大きい。
【0148】
例えば、第１画素領域内のスイッチトランジスタのアスペクト比は、第２画素領域内のスイッチトランジスタのアスペクト比よりも小さくてもよい。それにより、光発生リーク電流の電流値を低減させ、さらに表示階調の正確性を向上させるが、それに限られない。
【0149】
例えば、第１正投影は、アレイ層に含まれる金属パターンがベース基板への正投影と重ならない。
【0150】
さらに、撮影小孔は、金属パターンに遮断されない必要があり、それにより、小孔撮影指紋認識の精度を向上させる。
【0151】
例えば、撮影小孔の直径は、２μｍ以上で２０μｍ以下であってもよいが、それに限られない。
【0152】
例えば、撮影小孔の直径は、４μｍ以上で７μｍ以下であってもよいが、それに限られない。
【0153】
例えば、撮影小孔の密度は、実際の状況に応じて柔軟に調節されてもよく、Ｎ個の画素領域内に一つの撮影小孔を設けてもよく、Ｎは、正整数である。
【0154】
例えば、Ｎは、３以上で１０以下であってもよいが、それに限られない。
【0155】
例えば、アレイ層は、ベース基板と遮光層との間に順次に設けられる活性層と、ゲート絶縁層と、第１ゲート金属層と、第１絶縁層と、第２ゲート金属層と、層間誘電層と、第１ソースドレイン金属層と、第２絶縁層とを含んでもよく、表示パネルは、第２絶縁層から離れる遮光層の一側に順次に設けられる平坦層とアノード電極層とをさらに含む。
【0156】
例えば、遮光層は、遮光パターンと接続パターンとを含み、遮光パターンは、撮影小孔を有する。
【0157】
例えば、第１ソースドレイン金属層は、第２絶縁層を貫通する第１ビアホールと、接続パターンと、平坦層を貫通する第２ビアホールとを介してアノード電極層に電気的に接続され、接続パターンと遮光パターンとの間に光漏れギャップが存在する。
【0158】
光漏れギャップがベース基板への正投影は、薄膜トランジスタアレイ層に含まれる金属電極がベース基板への正投影によって被覆される。
【0159】
例えば、遮光パターンと接続パターンとは、相互に分離され、遮光パターンと接続パターンとは、相互に絶縁される。
【0160】
例えば、表示パネルは、下から上まで順次に設けられるベース基板と、アレイ層と、遮光層と、平坦層と、アノード電極層とを含んでもよい。
【0161】
例えば、アレイ層は、下から上まで設けられる活性層と、ゲート絶縁層と、第１ゲート金属層と、第１絶縁層と、第２ゲート金属層と、層間誘電層と、第１ソースドレイン金属層と、第２絶縁層とを含んでもよい。
【0162】
例えば、アノード電極層は、第１ソースドレイン金属層に電気的に接続される必要があり、そのため、遮光層中に遮光パターンと分離される接続パターンを設けることによって、第１ソースドレイン金属層は、第２絶縁層を貫通する第１ビアホール、接続パターン及び平坦層を貫通する第２ビアホールを介してアノード電極層に電気的に接続される。
【0163】
遮光パターンと接続パターンとの間は、絶縁されるため、遮光パターンと接続パターンとの間に光漏れギャップが存在し、光漏れギャップは、光が漏れる可能性があるため、光漏れギャップがベース基板への正投影は、アレイ層に含まれる金属電極がベース基板への正投影によって被覆されるように設けられることによって、小孔撮影指紋認識に対する光漏れギャップを介して露出する光の影響を防止する。
【0164】
金属電極は、例えばストレージコンデンサの上電極板であってもよいが、それに限られない。
【0165】
図２５は、本開示の一つの実施例による表示パネルの画素における画素駆動回路の回路図である。
【0166】
図２５に示すように、画素駆動回路は、駆動トランジスタＴ１と、第１スイッチトランジスタＴ３と、第２スイッチトランジスタＴ６と、第１制御トランジスタＴ２と、第２制御トランジスタＴ４と、第３制御トランジスタＴ５と、第４制御トランジスタＴ７と、ストレージコンデンサＣｓｔとを含んでもよい。
【0167】
第１スイッチトランジスタＴ３のソース電極Ｔ３ｓが駆動トランジスタＴ１のゲート電極Ｔ１ｇに電気的に接続され、第１スイッチトランジスタＴ３のドレイン電極Ｔ３ｄが駆動トランジスタＴ１のドレイン電極Ｔ１ｄに電気的に接続される。
【0168】
第１スイッチトランジスタＴ３のゲート電極Ｔ３ｇがｎ行目のゲート線Ｇ（ｎ）に電気的に接続される。
【0169】
第２スイッチトランジスタＴ６のゲート電極Ｔ６ｇがｎ行目のリセット線Ｒｅｓｅｔ（ｎ）に電気的に接続され、第２スイッチトランジスタＴ６のドレイン電極Ｔ６ｄが駆動トランジスタＴ１のゲート電極Ｔ１ｇに電気的に接続され、第２スイッチトランジスタＴ６のソース電極Ｔ６ｓが初期電圧線Ｖｉｎｔに電気的に接続される。
【0170】
第１制御トランジスタＴ２のゲート電極Ｔ２ｇがｎ行目のゲート線Ｇ（ｎ）に電気的に接続され、第１制御トランジスタＴ２のソース電極Ｔ２ｓがｍ列目のデータ線Ｄ（ｍ）に電気的に接続され、第１制御トランジスタＴ２のドレイン電極Ｔ２ｄが駆動トランジスタＴ１のソース電極Ｔ１ｓに電気的に接続される。
【0171】
第２制御トランジスタＴ４のゲート電極Ｔ４ｇがｎ行目の発光制御線ＥＭ（ｎ）に電気的に接続され、第２制御トランジスタＴ４のソース電極Ｔ４ｓが第１電源線ＥＬＶＤＤに電気的に接続され、第２制御トランジスタＴ４のドレイン電極Ｔ４ｄが駆動トランジスタＴ１のソース電極Ｔ１ｓに電気的に接続される。
【0172】
第３制御トランジスタＴ５のゲート電極Ｔ５ｇがｎ行目の発光制御線ＥＭ（ｎ）に電気的に接続され、第３制御トランジスタＴ５のソース電極Ｔ５ｓが駆動トランジスタＴ１のドレイン電極Ｔ１ｄに電気的に接続され、第３制御トランジスタＴ５のドレイン電極Ｔ５ｄが有機発光ダイオードＯＬＥＤのアノード電極に電気的に接続され、有機発光ダイオードＯＬＥＤのカソード電極が第２電源線ＥＬＶＳＳに電気的に接続される。
【0173】
第４制御トランジスタＴ７のゲート電極Ｔ７ｇがｎ＋１行目のリセット線Ｒｅｓｅｔ（ｎ＋１）に電気的に接続され、第４制御トランジスタＴ７のドレイン電極Ｔ７ｄが有機発光ダイオードＯＬＥＤのアノード電極に電気的に接続され、第４制御トランジスタＴ７のソース電極Ｔ７ｓが初期電圧線Ｖｉｎｔに電気的に接続される。
【0174】
ストレージコンデンサＣｓｔの第１電極板Ｃｓａは、第１電源線ＥＬＶＤＤに電気的に接続され、駆動トランジスタＴ１のゲート電極Ｔ１ｇは、ストレージコンデンサＣｓｔの第２電極板Ｃｓｂとして多重化されてもよい。
【0175】
例えば、ｎは、正整数であり、ｍは、正整数である。
【0176】
図２５に示される画素駆動回路は、ｎ行目のｍ列目の画素領域における画素駆動回路であってもよいが、それに限られない。
【0177】
図２５に示される画素駆動回路において、全てのトランジスタは、いずれもｐ型薄膜トランジスタであるが、それに限られない。
【0178】
図２５において、第１ノードＮ１は、駆動トランジスタＴ１のゲート電極に電気的に接続されるノードである。
【0179】
図２５に示される画素駆動回路は、画素における画素駆動回路の一つの実施例に過ぎず、画素駆動回路の構造を限定しない。
【0180】
例えば、第２スイッチトランジスタＴ６は、ダブルゲートトランジスタであってもよく、それにより、そのリーク電流を減少し、駆動トランジスタＴ１のゲート電極の電位を良好に保持することができるが、それに限られない。
【0181】
図２６は、図２５に示される画素駆動回路の作動シーケンス図である。ｔ１は、第１段階であり、ｔ２は、第２段階であり、ｔ３は、第３段階であり、符号Ｖｄａｔａは、データ線Ｄ（ｎ）によって提供されるデータ電圧である。
【0182】
【0183】
第１段階ｔ１（すなわちリセット段階）において、Ｒｅｓｅｔ（ｎ）は、ローレベルを入力し、Ｇ（ｎ）は、ハイレベルを入力し、ＥＭ（ｎ）は、ハイレベルを入力し、第２スイッチトランジスタＴ６が開き、駆動トランジスタＴ１のゲート電極の電位が初期電圧にリセットされる。
【0184】
第２段階ｔ２（すなわちデータ書き込みと閾値電圧補償段階）において、Ｒｅｓｅｔ（ｎ）は、ハイレベルを入力し、Ｇ（ｎ）は、ローレベルを入力し、Ｄａｔａ（ｍ）は、データ電圧Ｖｄａｔａを入力し、ＥＭ（ｎ）は、ハイレベルを入力し、第２スイッチトランジスタＴ６がオフになり、第２制御トランジスタＴ４と第３制御トランジスタＴ５がオフになり、第１制御トランジスタＴ２、第１スイッチトランジスタＴ３、駆動トランジスタＴ１と第４制御トランジスタＴ７がオンになり、Ｖｄａｔａは、第１制御トランジスタＴ２、駆動トランジスタＴ１、第１スイッチトランジスタＴ３によってＣｓｔを充電することによって、駆動トランジスタＴ１のゲート電極の電位がＶｄａｔａ＋Ｖｔｈ（Ｖｔｈが駆動トランジスタＴ１の閾値電圧）に変更するまで、駆動トランジスタＴ１のゲート電極の電位を向上させ、第１スイッチトランジスタＴ３がオフになり、Ｎ１の電位がＣｓｔによって記憶されるとともに、第４制御トランジスタＴ７が開くことによって、ＯＬＥＤのアノード電極の電位を初期電圧にリセットする。
【0185】
第３段階ｔ３（すなわち発光段階）において、Ｒｅｓｅｔ（ｎ）は、ハイレベルを入力し、Ｇ（ｎ）は、ハイレベルを入力し、ＥＭ（ｎ）は、ローレベルを入力し、駆動トランジスタＴ１と、第１制御トランジスタＴ２と、第１スイッチトランジスタＴ３と、第２スイッチトランジスタＴ６と、第４制御トランジスタＴ７とがオフになり、第２制御トランジスタＴ４と第３制御トランジスタＴ５とがオンになり、ＯＬＥＤが発光し、駆動トランジスタＴ１がＯＬＥＤの発光を駆動する駆動電流Ｉは、（１／２）Ｋ（Ｖｄａｔａ－Ｖｄｄ）２に等しく、Ｋは、電流係数であり、Ｖｄｄは、ＥＬＶＤＤによって入力される電源電圧の電源値である。
【0186】
図２５に示される画素駆動回路において、第１スイッチトランジスタＴ３のソース電極Ｔ３ｓが駆動トランジスタＴ１のゲート電極Ｔ１ｇに電気的に接続され、第２スイッチトランジスタＴ６のドレイン電極Ｔ６ｄが駆動トランジスタＴ１のゲート電極Ｔ１ｇに電気的に接続され、第１スイッチトランジスタＴ３と第２スイッチトランジスタＴ６に光線が照射されると、第１スイッチトランジスタＴ３と第２スイッチトランジスタＴ６とがオフ状態でも光発生リーク電流が存在し、さらに駆動トランジスタＴ１のゲート電極Ｔ１ｇの電位に影響を与え、表示階調が不正確になることを引き起こす可能性がある。本開示の実施例による小孔撮影機能を集積する表示パネルは、撮影小孔の設置位置と方式を調整し、小孔撮影指紋認識の精度を確保するとともに、表示品質及び表示精度に対する撮影小孔の影響を低減させる。
【0187】
例えば、表示パネルに特定の指紋認識領域を個別に設定してもよく、画面全体をいずれも指紋認識領域にしてもよい。
【0188】
本開示の実施例では、表示パネルは、下から上まで設けられるベース基板と、バッファ層と、アレイ層と、第２ソースドレイン金属層と、平坦層と、アノード電極層と、画素画定層と、発光層と、カソード電極層とを含んでもよい。アレイ層は、下から上まで順次に設けられる活性層と、ゲート絶縁層と、第１ゲート金属層と、第１絶縁層と、第２ゲート金属層と、層間誘電層と、第１ソースドレイン金属層と第２絶縁層とを含む。
【0189】
第１ゲート金属層は、ゲート線、発光制御線と画素駆動回路における各トランジスタのゲート電極等の構造を形成するために用いられる。
【0190】
第２ゲート金属層は、ストレージコンデンサの電極板と初期電圧線を形成するために用いられる。
【0191】
第１ソースドレイン金属層は、データ線、第１電源線、画素駆動回路における各トランジスタのソース電極と画素駆動回路における各トランジスタのドレイン電極等の構造を形成するために用いられる。
【0192】
第２ソースドレイン金属層は、遮光層として多重化され、遮光層上に撮影小孔が形成される。
【0193】
例えば、アノード電極層は、回路構造を完了するために、第１ソースドレイン金属層に電気的に接続される必要があるため、第２ソースドレイン金属層（すなわち遮光層）を、接続パターンをさらに含むように設ける必要があり、第１ソースドレイン金属層は、第２絶縁層を貫通する第１ビアホール、接続パターン及び平坦層を貫通する第２ビアホールを介してアノード電極層に電気的に接続される。
【0194】
例えば、活性層パターンは、チャネル領域と、ソース電極領域とドレイン電極領域とを含んでもよい。チャネル領域に不純物がドーピングされなくてもよいため、半導体特性を有する。ソース電極領域がチャネル領域の第１側に設けられ、ドレイン電極領域がチャネル領域の第２側上に設けられ、第１側と第２側とは、対向する両側であり、且つ不純物がドーピングされ、且つそのため導電性を有する。不純物は、トランジスタがｎ型トランジスタであるか、それともｐ型トランジスタであるかに応じて変化してもよい。
【0195】
例えば、ドーピングソース電極領域は、トランジスタのソース電極に対応してもよく、ドーピングドレイン電極領域は、トランジスタのドレイン電極に対応してもよい。
【0196】
図２７は、本開示の一つの実施例による表示パネルにおける第２ソースドレイン金属層の概略図である。図２７において、符号Ｌ０は、第２ソースドレイン金属層に含まれる接続パターンであり、符号ＳＥは、第２ソースドレイン金属層に含まれる遮光パターンであり、符号Ｈ０は、撮影小孔であり、符号Ｆ１は、光漏れギャップであり、第１ソースドレイン金属層に含まれる接続パターンＬ１は、第３制御トランジスタＴ５のドレイン電極と、第２ソースドレイン金属層に含まれる接続パターンＬ０との間の電気的接続に用いられ、第２ソースドレイン金属層に含まれる接続パターンＬ０は、第２ソースドレイン金属層に含まれる接続パターンＬ１と、アノード電極層との間の電気的接続に用いられる。
【0197】
図２８は、本開示の一つの実施例による表示パネルのレイアウト図である。図２８において、符号Ｄａｔａ（ｍ）は、ｍ列目のデータ線であり、符号Ｄａｔａ（ｍ＋１）は、ｍ＋１列目のデータ線であり、符号ＥＬＶＤＤは、第１電源線であり、符号Ｖｉｎｔは、初期電圧線であり、符号Ｒｅｓｅｔ（ｎ）は、ｎ行目のリセット線であり、符号Ｒｅｓｅｔ（ｎ＋１）は、ｎ＋１行目のリセット線であり、符号ＥＭ（ｎ）は、ｎ行目の発光制御線であり、符号ＥＭ（ｎ＋１）は、ｎ＋１行目の発光制御線であり、符号Ｇ（ｎ）は、ｎ行目のゲート線であり、符号Ｇ（ｎ＋１）は、ｎ＋１行目のゲート線である。
【0198】
図２８において、符号１６ｇは、第２スイッチトランジスタＴ６の活性層パターンのチャネル領域であり、符号１６ｓは、第２スイッチトランジスタＴ６の活性層パターンのソース電極領域であり、符号１６ｄは、第２スイッチトランジスタＴ６の活性層パターンのドレイン電極領域であり、符号１３ｇは、第１スイッチトランジスタＴ３の活性層パターンのチャネル領域であり、符号１１ｇは、駆動トランジスタＴ１の活性層パターンのチャネル領域であり、符号１１ｄは、駆動トランジスタＴ１の活性層パターンのドレイン電極領域であり、符号１１ｓは、駆動トランジスタＴ１の活性層パターンのソース電極領域であり、符号１２ｇは、第１制御トランジスタＴ２の活性層パターンのチャネル領域であり、符号１２ｓは、第１制御トランジスタＴ２の活性層パターンのソース電極領域であり、符号１４ｇは、第２制御トランジスタＴ４の活性層パターンのチャネル領域であり、符号１４ｓは、第２制御トランジスタＴ４の活性層パターンのソース電極領域であり、符号１５ｇは、第３制御トランジスタＴ５の活性層パターンのチャネル領域であり、符号１５ｄは、第３制御トランジスタＴ５の活性層パターンのドレイン電極領域であり、符号１７ｇは、第４制御トランジスタＴ７の活性層パターンのチャネル領域であり、符号１７ｓは、第４制御トランジスタＴ７の活性層パターンのソース電極領域であり、符号Ｃｓａは、ストレージコンデンサＣｓｔの第１電極板であり、符号１６ｇ’は、ｎ＋１行目のｍ列目の画素領域における第２スイッチトランジスタの活性層パターンのチャネル領域であり、符号１６ｄ’は、ｎ＋１行目のｍ列目の画素領域における第２スイッチトランジスタの活性層パターンのドレイン電極領域である。
【0199】
図２８において、符号Ｈ０は、撮影小孔であり、Ｈ０がベース基板への正投影は、第１スイッチトランジスタＴ３の活性層パターンがベース基板への正投影と重ならず、Ｈ０がベース基板への正投影は、第２スイッチトランジスタＴ６の活性層パターンがベース基板への正投影と重ならず、Ｈ０がベース基板への正投影は、ｎ＋１行目のｍ列目の画素領域における第２スイッチトランジスタの活性層パターンと重ならず、それにより、第１スイッチトランジスタＴ３の活性層パターン、第２スイッチトランジスタＴ６の活性層パターンとｎ＋１行目のｍ列目の画素領域における第２スイッチトランジスタの活性層パターンは、撮影小孔Ｈ０を透過する光線によって照射されず、光線の照射により、オフ状態で各スイッチトランジスタに光発生リーク電流も存在することを避け、さらに駆動トランジスタＴ１のゲート電極の電位に影響を与えず、表示階調が正確でないという問題を避ける。
【0200】
図２８において、Ｈ０がベース基板への正投影の周縁と１６ｇ’との間の距離ｄ１は、Ｈ０がベース基板への正投影の周縁と１５ｇとの間の距離ｄ２よりも大きい。
【0201】
図２８において、Ｈ０がベース基板への正投影の周縁から第１スイッチトランジスタＴ３の活性層までの最短距離は、Ｈ０がベース基板への正投影の周縁から第１スイッチトランジスタＴ３と第２スイッチトランジスタＴ６以外のいずれか一つのトランジスタの活性層までの距離よりも大きく、Ｈ０がベース基板への正投影の周縁から第２スイッチトランジスタＴ６の活性層までの最短距離は、Ｈ０がベース基板への正投影の周縁から第１スイッチトランジスタＴ３と第２スイッチトランジスタＴ６以外のいずれか一つのトランジスタの活性層までの距離よりも大きい。
【0202】
且つ図２８に示される表示パネルにおいて、１１ｄは、第３制御トランジスタＴ５の活性層パターンにおけるソース電極領域に連通し、１５ｄは、第４制御トランジスタＴ７の活性層パターンにおけるドレイン電極領域に連通し、１６ｄは、第１スイッチトランジスタＴ３の活性層パターンのソース電極領域に連通し、１１ｓは、第２制御トランジスタＴ４の活性層パターンのドレイン電極領域に連通し、１１ｄは、第３制御トランジスタＴ５の活性層パターンのドレイン電極領域に連通し、１１ｓは、第１制御トランジスタＴ２の活性層パターンのドレイン電極領域に連通する。
【0203】
例えば、符号Ｔ６ｇ’は、ｎ＋１行目のｍ列目の画素領域における第２スイッチトランジスタのゲート電極である。
【0204】
図２５と図２８において、符号Ｔ１ｇは、駆動トランジスタＴ１のゲート電極であり、符号Ｔ２ｇは、第１制御トランジスタＴ２のゲート電極であり、符号Ｔ３ｇは、第１スイッチトランジスタＴ３のゲート電極であり、符号Ｔ４ｇは、第２制御トランジスタＴ４のゲート電極であり、符号Ｔ５ｇは、第３制御トランジスタＴ５のゲート電極であり、符号Ｔ６ｇは、第２スイッチトランジスタＴ６のゲート電極であり、符号Ｔ７ｇは、第４制御トランジスタＴ７のゲート電極である。
【0205】
【0206】
図２８において、データ線と第１電源線以外の縦方向の縦線は、接続線である。
【0207】
図２８に示される本開示の実施例による表示パネルは、撮影小孔設計位置を設計し、小孔撮影認識精度を保持するとともに、表示品質、特に表示精度に対する小孔撮影システムの影響を低減させ、表示品質を向上させる。
【0208】
図２８に示すように、符号Ａｎ１は、アノード電極層に含まれる第１アノード電極であり、符号Ａｎ２は、アノード電極層に含まれる第２アノード電極であり、符号Ａｎ３は、アノード電極層に含まれる第３アノード電極であり、符号Ａｎ４は、アノード電極層に含まれる第４アノード電極である。
【0209】
アノード電極層に含まれる第１アノード電極Ａｎ１は、第２ソースドレイン金属層に含まれる接続パターンＬ０と第１ソースドレイン金属層に含まれる接続パターンＬ１によって、第３制御トランジスタＴ５のドレイン電極に電気的に接続される。
【0210】
図２８は、ｍ＋２列目のデータ線Ｄａｔａ（ｍ＋２）、ｍ＋３列目のデータ線Ｄａｔａ（ｍ＋３）と二列の第１電源線を示し、アノード電極層に含まれる第５アノード電極Ａｎ５、アノード電極層に含まれる第６アノード電極Ａｎ６とアノード電極層に含まれる第７アノード電極Ａｎ７をさらに示す。
【0211】
図２８において、Ａｎ１は、青色有機発光ダイオードのアノード電極であってもよく、Ａｎ５は、赤色有機発光ダイオードのアノード電極であってもよく、Ａｎ７は、緑色有機発光ダイオードのアノード電極であってもよいが、それに限られない。
【0212】
図２８において、Ｒｅｓｅｔ（ｎ）、Ｒｅｓｅｔ（ｎ＋１）、Ｄ（ｍ）とＤ（ｍ＋１）で囲まれる画素領域内に撮影小孔Ｈ０が設けられるが、それに限られない。
【0213】
例えば、撮影小孔Ｈ０と接続パターンＬ０との間に一定の距離が必要であり、且つ接続パターンＬ０と遮光パターンＳＥとの間の光漏れギャップＦ１がベース基板への正投影は、アレイ層に含まれる金属電極（例えばストレージコンデンサの電極板）がベース基板への正投影によって被覆される必要があるが、製作精度の制限のため、光漏れギャップＦ１の幅を無限に狭くすることができず、撮影小孔Ｈ０の半径、接続パターンＬ０の寸法、撮影小孔Ｈ０と接続パターンＬ０との間の距離も製作精度の制限を受けて無限に小さくすることができないため、撮影小孔が設けられていない画素領域の各パターンの面積と比べて、撮影小孔が設けられる画素領域の各パターンの面積を適切に拡大してもよく、それにより、接続パターンＬ０と遮光パターンＳＥとの間の光漏れギャップＦ１がベース基板への正投影は、アレイ層に含まれる金属電極（例えばストレージコンデンサの電極板）がベース基板への正投影によって被覆される必要があることを確保する。
【0214】
図２８に示される本開示の実施例による表示パネルの製作方法は、ベース基板上にアレイ層を形成するステップと、ベース基板から離れるアレイ層の一側に遮光層を形成するステップと、遮光層上に複数の撮影小孔を形成するステップと、撮影小孔がベース基板における第１正投影は、アレイ層におけるスイッチトランジスタの活性層パターンがベース基板における第２正投影と重ならないステップと、スイッチトランジスタは、アレイ層における駆動トランジスタのゲート電極に接続されるトランジスタであるステップとを含んでもよい。
【0215】
本開示の別の実施例による表示パネルにおいて、遮光層及び遮光層における撮影小孔が設けられなくてもよい。本開示の実施例による表示パネルの構造は、図２８に示されるものに限られない。
【0216】
図２９は、本開示の別の実施例による表示パネルのレイアウト図である。図２８に示される表示パネルと比べて、図２９に示される表示パネルは、撮影小孔を有しない。第１アノード電極Ａｎ１は、第２ソースドレイン金属層に含まれる接続パターンＬ０１と第１ソースドレイン金属層に含まれる接続パターンＬ１１によって、第３制御トランジスタＴ５のドレイン電極に電気的に接続される。又は、第２ソースドレイン金属層が設けられなくてもよく、第１アノード電極Ａｎ１は、第１ソースドレイン金属層に含まれる接続パターンＬ１１によって、第３制御トランジスタＴ５のドレイン電極に電気的に接続される。もちろん、他の適切な設置方式を採用してもよい。
【0217】
図３０は、本開示の一つの実施例による表示パネルの断面図である。図３０に示すように、表示パネルは、第１ベース基板ＢＳ１と、第１ストッパ層ＢＲ１と、第２ベース基板ＢＳ２とを含む。第２ベース基板ＢＳ２上に第１トランジスタ０１と第２トランジスタ０２が設けられる。第１トランジスタ０１がアノード電極ＡＮに接続される。
【0218】
図３０に示すように、第１トランジスタ０１は、活性層ＡＣＴ１と、第１ゲート電極絶縁層ＧＩ１と、第１ゲート電極ＧＴ１と、第１ソース電極ＳＥ１と、第１ドレイン電極ＤＥ１とを含む。第１ソース電極ＳＥ１は、ソース電極ＳＥ１１とソース電極ＳＥ１２の二層を含む。第１ドレイン電極ＤＥ１は、ドレイン電極ＤＥ１１とドレイン電極ＤＥ１２の二層を含む。
【0219】
図３０に示すように、第２トランジスタ０２は、活性層ＡＣＴ２と、第２ゲート電極絶縁層ＧＩ２と、第２ゲート電極ＧＴ２と、第２ソース電極ＳＥ２と、第２ドレイン電極ＤＥ２を含む。第２ソース電極ＳＥ２は、ソース電極ＳＥ２１とソース電極ＳＥ２２の二層を含む。第２ドレイン電極ＤＥ２は、ドレイン電極ＤＥ２１とドレイン電極ＤＥ２２の二層を含む。
【0220】
図３０に示すように、表示パネルは、第１層間誘電体層ＩＬＤ１と、第２バッファ層ＢＦ２と、第２層間誘電体層ＩＬＤ２と、不活性層ＰＶＸと、第１平坦層ＰＬＮ１と、第２平坦層ＰＬＮ２と、画素定義層ＰＤＬと、支持層ＰＳとをさらに含む。画素定義層ＰＤＬと支持層ＰＳは、同一の膜層によって同一のパターンニングプロセスを採用して形成されてもよいが、それに限られない。
【0221】
【0222】
例えば、第１活性層ＡＣＴ１は、多結晶シリコン半導体層であり、第２活性層ＡＣＴ２は、酸化物半導体層であり、多結晶シリコン半導体層は、更にベース基板に近接する。例えば、ベース基板は、可撓性ベースを採用し、第１ベース基板ＢＳ１と第２ベース基板ＢＳ２は、いずれも可撓性ベース基板であり、例えば、ポリイミドを採用してもよいが、それに限られない。例えば、第１ストッパ層ＢＲ１の材料は、ＳｉＯｘ又はＳｉＮｘ又はその積層を採用してもよく、厚さは、４００ｎｍ～８００ｎｍの間にある。例えば、ベース基板は、他の可撓性プラスチックベースをさらに採用してもよい。例えば、ベース基板は、ガラス、又は石英材料のベース基板をさらに採用してもよい。
【0223】
例えば、第２ベース基板ＢＳ２と第１トランジスタ０１との間に第２ストッパ層ＢＲ２と第１バッファ層ＢＦ１がさらに設けられる。第２ストッパ層ＢＲ２は、酸化ケイ素を採用してもよいが、それに限られない。第１バッファ層ＢＦ１は、バッファ層ＢＦ１１とバッファ層ＢＦ１２を含んでもよい。バッファ層ＢＦ１１は、ＳｉＮｘを採用してもよく、バッファ層ＢＦ１２は、ＳｉＯｘを採用してもよい。第１バッファ層ＢＦ１の厚さは、６００～１０００ｎｍである。バッファ層ＢＦ１１の厚さは、４００～６００ｎｍの間にある。第１バッファ層ＢＦ１は、積層ではなく、単層を採用してもよい。バッファ層ＢＦ１１（ＳｉＮｘ）の作用は、ベース基板における不純物粒子が半導体領域に入ってトランジスタの特性に影響を与えることを防止することである。バッファ層ＢＦ１１、バッファ層ＢＦ１２、第１ストッパ層ＢＲ１、第２ストッパ層ＢＲ２のうちの少なくとも一つは、前に記述されるバリア層であってもよい。
【0224】
例えば、第１活性層ＡＣＴ１の厚さは、３０～７０ｎｍであり、多結晶シリコン半導体層を採用してもよく、多結晶シリコン半導体層は、駆動トランジスタのチャネルとして使用することができ、例えば、多結晶シリコンを形成する前に光遮断層を形成し、光遮断層上にＳｉＯｘを形成した後に多結晶シリコンを形成してもよい。
【0225】
例えば、第１ゲート電極絶縁層ＧＩは、ＳｉＯｘを採用してもよく、厚さは、８０～１８０ｎｍであってもよい。
【0226】
例えば、第１ゲート電極ＧＴ１は、Ｍｏ、Ｔｉ、Ｃｕ又はその合金を採用してもよく、厚さは、１５～３５０ｎｍである。
【0227】
例えば、第１ゲート電極を形成するとともに、酸化物半導体領域と同層に導電パターンを形成し、当該導電パターンは、後続の酸化物の遮断層としてもよく、酸化物半導体層の光照射による特性劣化を防止する。
【0228】
例えば、第１層間絶縁層ＩＬＤ１は、ＳｉＯｘ、ＳｉＮｘとＳｉＯｘの三層積層構造を採用してもよく、例えば、第１層間絶縁層ＩＬＤ１の厚さは、１００～３５０ｎｍであり、酸化物半導体層に近接するのは、ＳｉＯｘであり、厚さは、ＳｉＮｘよりも大きいことにより、酸化物の特性を確保する。
【0229】
例えば、第２バッファ層ＢＦ２は、ＳｉＯｘを採用してもよい。
【0230】
例えば、第２活性層ＡＣＴ２の厚さは、３０～６０ｎｍであり、ＩＧＺＯを採用してもよいが、それに限られない。
【0231】
例えば、第２ゲート電極絶縁層ＧＩ２は、ＳｉＯｘを採用してもよく、厚さは、１００～３００ｎｍであってもよい。
【0232】
例えば、第２ゲート電極ＧＴ２は、Ｍｏ、Ｔｉ、Ｃｕ又はその合金を採用してもよく、厚さは、１５～３５０ｎｍであってもよい。
【0233】
例えば、第１層間誘電体層ＩＬＤ１と第２層間誘電体層ＩＬＤ２は、ＳｉＯｘ、ＳｉＮｘの少なくとも一つを採用してもよい。例えば、第１層間誘電体層ＩＬＤ１は、ＳｉＮｘ／ＳｉＯｘの二層積層形式を採用してもよく、第２層間誘電体層ＩＬＤ２は、ＳｉＯｘを採用してもよい。
【0234】
例えば、第１ゲート電極絶縁層ＧＩ１と第２ゲート電極絶縁層ＧＩ２は、ＳｉＯｘ、ＳｉＮｘの少なくとも一つを採用してもよい。
【0235】
例えば、不活性層ＰＶＸは、ＳｉＯｘを採用してもよく、厚さは、２００～５００ｎｍであってもよい。
【0236】
例えば、第１平坦層ＰＬＮ１、第２平坦層ＰＬＮ２、画素定義層ＰＤＬと支持層ＰＳは、いずれもポリイミドを採用してもよいが、それに限られない。
【0237】
図３０に示すように、ソース電極ＳＥ２１とソース電極ＳＥ２２の設置は、第２活性層ＡＣＴ２を保護することにより、第２トランジスタ０２の安定性を向上させることができる。
【0238】
図３０に示される構造上に有機機能層とカソード電極を形成し、さらにパッケージングを行われば、ＯＬＥＤ表示装置を形成することができる。パッケージング層上にタッチ構造を形成してもよく、タッチ構造は、金属メッシュ（ｍｅｔａｌ ｍｅｓｈ）を採用してもよいが、それに限られない。
【0239】
図３０は、導電部材０３と導電部材０４をさらに示す。導電部材０３と導電部材０４は、それぞれ本開示の実施例による導電部材ＣＬであってもよい。図３０に示すように、導電部材０３、ソース電極ＳＥ２１、ドレイン電極ＤＥ２２、ソース電極ＳＥ１１及びドレイン電極ＤＥ１２は、同一の膜層によって同一のパターンニングプロセスを採用して形成される。図３０に示すように、導電部材０４、ソース電極ＳＥ１２及びドレイン電極ＤＥ１２は、同一の膜層によって同一のパターンニングプロセスを採用して形成される。例えば、ソース電極とドレイン電極は、いずれも金属又は合金材料を採用して形成される。
【0240】
【0241】
本開示の実施例による表示パネルにおける第１導電部材ＣＬ１と第２導電部材ＣＬ２は、静電高発生領域、例えばパッド領域、静電発生が少ない領域、例えば画素領域に位置してもよく、抵抗の低減を確保するために、第３導電サブ層が第２表面から突出する設置を行わず、すなわち、通常の導電部材を設ける。例えば、第２表面から突出する第３導電サブ層を有する導電部材と、通常の導電部材とは、境界を有し、当該境界は、表示領域外に位置することによって、画素領域に対する静電の影響を避ける。パッド領域は、外部回路に外付けされるパッド領域と、アレイテストのパッド領域と、タッチ回路がバインディングされるパッド領域との少なくとも一つを含むが、それに限られない。
【0242】
説明すべきことは、図示における第１導電サブ層１０１、第２導電サブ層１０２、第３導電サブ層１０３は、ベース基板１００に完全に平行する平面構造を形成するが、それに限られない。導電部材の下方の膜層形状の特徴に従って、それは、凹凸のある表面上に自然に形成されてもよく、さらにそれも完全に平坦でない平面を有し、このような実例では、上記角度は、導電サブ層の表面に応じて形成される相応な角度として理解されてもよいが、それに限られない。
【0243】
【0244】
例えば、図３２に示すように、導電部材ＣＬが第１導電部６１に電気的に接続され、図３２に示される表示パネルは、第１導電部６１がデータ線ＤＬであり、導電部材ＣＬがパッドＰＤであることを例として説明する。データ線ＤＬは、各画素ユニットＳＰにデータ電圧を提供する。パッドＰＤは、外部回路に接続されるために用いられる。外部回路は、集積回路（ＩＣ）を含むが、それに限られない。導電部材ＣＬと第１導電部６１は、同一の膜層によって同一のパターンニングプロセスを採用して形成される。例えば、導電部材ＣＬと第１導電部６１は、第１ソースドレイン金属層ＬＹ３に位置する。
【0245】
例えば、隣接する導電部材の間の絶縁層は、第１有機材料（例えばエポキシ樹脂）を含み、隣接する第１導電部の間の絶縁層は、第１有機材料と異なる第２有機材料（例えばポリイミド）又は無機材料（例えばＳｉＯｘ又は酸化ケイ素又はその積層）である。例えば、第１有機材料の誘電率は、第２有機材料又は無機材料よりも小さい。
【0246】
例えば、図３２と図３３に示すように、表示パネルは、第２導電部６２をさらに含み、第２導電部６２と導電部材ＣＬとは、異なる層に設けられる。例えば、第２導電部６２と導電部材ＣＬとは、同一層に位置するが、それに限られない。
【0247】
例えば、図３２と図３３に示すように、複数の第１導電部６１と複数の第２導電部６２が提供され、隣接する導電部材ＣＬの間に第１間隔ＩＮ１を有し、隣接する第１導電部６１の間に第２間隔ＩＮ２を有し、第１間隔ＩＮ１は、第２間隔ＩＮ２と異なる。例えば、第１間隔ＩＮ１は、第２間隔ＩＮ２よりも小さい。
【0248】
例えば、図３３に示すように、導電部材ＣＬの長さは、第１導電部６１の長さよりも小さい。本開示の実施例では、一つの素子の長さとは、当該素子の延び方向に沿う寸法である。
【0249】
図３２に示すように、導電部材ＣＬは、展開線ＦＬに接続され、展開線ＦＬは、データ線ＤＬに接続される。展開線ＦＬは、ＤＬ絶縁層を貫通するビアホールを介してデータ線に接続される。展開線ＦＬは、展開線ＦＬ１と展開線ＦＬ２とを含み、例えば、展開線ＦＬ１と展開線ＦＬ２の一方は、第１ゲート金属層ＬＹ１に位置し、展開線ＦＬ１と展開線ＦＬ２の他方は、第２ゲート金属層ＬＹ２に位置する。
【0250】
図３２は、第１電源線ＰＬ１と第２電源線ＰＬ２をさらに示し、複数の第２電源線ＰＬ２は、バス３１１に接続され、第１電源線ＰＬ１と第２電源線ＰＬ２も第１ソースドレイン金属層ＬＹ２に位置する。
【0251】
図３２は、複数のゲート線ＧＬと複数の画素ユニットＳＰをさらに示す。ゲート線ＧＬは、第１方向ＤＲ１に沿って延び、データ線ＤＬは、第２方向ＤＲ２に沿って延び、複数のゲート線ＧＬと複数のデータ線ＤＬとは、互いに絶縁され、複数のゲート線ＧＬと複数のデータ線ＤＬとは、相互に交差することにより、複数の画素ユニットＳＰを限定する。第１電源線ＰＬ１は、画素ユニットＳＰに第１電源電圧を提供するように構成され、第２電源線ＰＬ２は、画素ユニットＳＰに第２電源電圧を提供するように構成される。例えば、第１電源線ＰＬ１は、ＶＤＤ線であり、第２電源線ＰＬ２は、ＶＳＳ線である。例えば、第２電源線ＰＬ２が発光ダイオードのカソード電極に接続される。
【0252】
図３２に示すように、各パッドＰＤは、データ選択器ＭＵＸによって、二つの展開線ＦＬ１にそれぞれ接続され、さらに二つのデータ線ＤＬに電気的にそれぞれ接続される。例えば、データ信号がデータ選択器ＭＵＸに到達した後、異なる期間にオンにするように第１信号線Ｌ１と第２信号線Ｌ２とをそれぞれ制御することによって、データ信号は、当該データ選択器ＭＵＸに接続される二つのデータ線ＤＬにそれぞれ伝送される。データ選択器ＭＵＸの設置方式は、通常設計を参照してもよい。データ選択器ＭＵＸは、二つのデータ線ＤＬを接続することに限られず、データ選択器ＭＵＸが接続するデータ線ＤＬの数は、必要に応じて決定されてもよい。
【0253】
図３２と図３３を参照して、各データ選択器ＭＵＸは、活性層ＡＣＴＬを含み、第１信号線Ｌ１と第２信号線Ｌ２によって被覆される活性層ＡＣＴＬの部分は、チャネル領域であり、第１信号線Ｌ１と第２信号線Ｌ２によって被覆されていない活性層ＡＣＴＬの部分は、導体である。活性層ＡＣＴＬの第１端が一つのデータ線ＤＬに接続され、活性層ＡＣＴＬの第２端が別のデータ線ＤＬに接続され、活性層ＡＣＴＬの第３端が第２導電部６２によってパッドＰＤに接続される。活性層ＡＣＴＬの第１端、第２端と第３端は、いずれも活性層ＡＣＴＬの導体部分に位置し、且つアダプタ（第１ソースドレイン金属層に位置してもよい）によって活性層ＡＣＴＬに接続されてもよい。
【0254】
第１導電部６１は、データ線に限られない。例えば、各画素ユニットは、バリア層上に設けられる画素回路層と、画素回路層に電気的に接続される有機エレクトロルミネッセンス素子と、有機エレクトロルミネッセンス素子の出光側に設けられるタッチ電極とを含み、第１導電部６１は、画素回路層、有機エレクトロルミネッセンス素子又はタッチ電極のうちのいずれか一つである。
【0255】
図３４Ａは、本開示の一つの実施例による表示パネルの部分断面図である。図３４Ａは、図３２における破線丸Ｂ１の箇所の部分断面図である。図３４Ａに示すように、ベース基板１００上にバリア層ＢＲと絶縁層ＩＳＬ１が設けられ、第２導電部６２は、絶縁層ＩＳＬ１上に位置する。導電部材ＣＬは、第１端部Ｅ１を有し、第２導電部６２は、第２端部Ｅ２を有し、第１端部Ｅ１と第２端部Ｅ２との間に絶縁層ＩＳＬ２が設けられ、絶縁層ＩＳＬ２は、第２端部Ｅ２を露出させる第１ビアホールＶ１を有し、導電部材ＣＬは、第１ビアホールＶ１を介して第２導電部６２に接続される。導電部材ＣＬが第２導電部６２の下方に位置する場合、絶縁層ＩＳＬ２は、第１端部Ｅ１を露出させる第１ビアホールを有する。別のいくつかの実施例では、第２導電部６２は、バリア層ＢＲと絶縁層ＩＳＬ１との間に位置してもよく、それにより、第１ビアホールＶ１は、絶縁層ＩＳＬ１と絶縁層ＩＳＬ２を貫通する。
【0256】
図３４Ｂは、本開示の一つの実施例による表示パネルの部分断面図である。図３４Ｂは、図３２における破線丸Ｂ２の箇所の部分断面図である。図３２と図３４Ｂに示すように、表示パネルは、第３導電部６３をさらに含み、導電部材ＣＬが第３導電部６３に電気的に接続され、第３導電部６３は、第３端部Ｅ３を有し、第１導電部６１は、第４端部Ｅ４を有し、第３端部Ｅ３と第４端部Ｅ４との間に絶縁層ＩＳＬ２が設けられ、絶縁層ＩＳＬ２は、第３端部Ｅ３を露出させる第２ビアホールＶ２を有し、第１導電部６１は、第２ビアホールＶ２を介して第３導電部６３に電気的に接続される。導電部材ＣＬが第３導電部６３の下方に位置する場合、絶縁層ＩＳＬ２は、第４端部を露出させる第２ビアホールＶ２を有する。別のいくつかの実施例では、第３導電部６３は、バリア層ＢＲと絶縁層ＩＳＬ１との間に位置してもよく、それにより、第１ビアホールＶ１は、絶縁層ＩＳＬ１と絶縁層ＩＳＬ２を貫通する。
【0257】
図３５は、本開示の一つの実施例による表示パネルの部分平面図である。例えば、図３５に示すように、導電部材ＣＬは、第１部分ＰＴ１と第２部分ＰＴ２とを含み、第１部分ＰＴ１の幅は、第２部分ＰＴ２の幅よりも大きく、第１部分ＰＴ１の第３導電サブ層１０３は、導電部材ＣＬの幅方向に沿って第２表面Ｓ２から突出し、第２部分ＰＴ２の第３導電サブ層１０３は、導電部材ＣＬの幅方向に沿って第２表面Ｓ２と同一平面上にある。もちろん、他の実施例では、第１部分ＰＴ１と第２部分ＰＴ２の第３導電サブ層１０３は、いずれも導電部材ＣＬの幅方向に沿って第２表面Ｓ２から突出してもよく、第１部分ＰＴ１の第３導電サブ層１０３が導電部材ＣＬの幅方向に沿って第２表面Ｓ２から突出する幅は、第２部分ＰＴ２の第３導電サブ層１０３が導電部材ＣＬの幅方向に沿って第２表面Ｓ２から突出する幅よりも大きい。
【0258】
例えば、本開示の実施例では、第３導電サブ層が導電部材の幅方向に沿って第２導電サブ層の第２表面から突出する構造を有する導電部材は、平坦層によって被覆されない。例えば、図３２に示される導電部材ＣＬと同層に設けられる第１導電部６１は、平坦層によって被覆され、導電部材ＣＬは、平坦層によって被覆されない。
【0259】
本開示の少なくとも一実施例は、上記いずれか一つの表示パネルを含む表示装置を提供する。
【0260】
例えば、表示装置は、液晶ディスプレイ、電子ペーパ、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）ディスプレイ等の表示デバイス及び表示デバイスを含むこれらのテレビ、デジタルカメラ、携帯電話、腕時計、タブレットパソコン、ノートパソコン、ナビゲーター等の表示機能を有する任意の製品又は部材であってもよい。
【0261】
例えば、本開示の実施例では、導電部材は、導電構造の一部又は全部であってもよく、導電部材は、連続する金属構造で形成されるパターン又は複数の金属導電パターンのスタック構造であってもよい。
【0262】
説明すべきことは、明確にするために、本開示の実施例を説明するための添付図面では、層又は領域の厚さが拡大される。なお、層、膜、領域、又は基板などの素子が、別の素子の「上」又は「下」に位置すると称される場合、当該素子は、別の素子の「上」又は「下」に「直接」位置してもよく、又は中間素子が存在してもよい。
【0263】
本開示の実施例では、各素子の形状は、概略的記述に過ぎず、図に示されているものに限られず、必要に応じて決定されてもよい。
【0264】
衝突しない場合、本開示の同一の実施例及び異なる実施例における特徴は、相互に組み合わせてもよい。
【0265】
以上に記述されているのは、本開示の具体的な実施の形態に過ぎず、本開示の保護範囲は、それに限らない。いかなる当業者が、本開示に掲示される技術的範囲内に、容易に想到できる変形又は置き換えは、いずれも、本開示の保護範囲内に含まれるべきである。このため、本開示の保護範囲は、請求項の保護範囲を基にすべきである。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図17C】
【図18】
【図19】
【図20】
【図21】
【図22A】
【図22B】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34A】
【図34B】
【図35】
【国際調査報告】