特表 2023-536780 電子機器パッケージにおける機械的パンチングされたビア形成およびそれによって形成される電子機器パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-08-30

(54)【発明の名称】電子機器パッケージにおける機械的パンチングされたビア形成およびそれによって形成される電子機器パッケージ

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230823BHJP

【ＦＩ】

H01L23/12 Z

H01L23/12 501B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2022571764

(86)(22)【出願日】2021-05-28

(85)【翻訳文提出日】2023-01-12

(86)【国際出願番号】 US2021034771

(87)【国際公開番号】W WO2021243161

(87)【国際公開日】2021-12-02

(31)【優先権主張番号】15/929,925

(32)【優先日】2020-05-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】522454404

【氏名又は名称】ゼネラル・エレクトリック・カンパニイ

【氏名又は名称原語表記】ＧＥＮＥＲＡＬ ＥＬＥＣＴＲＩＣ ＣＯＭＰＡＮＹ

(71)【出願人】

【識別番号】522453898

【氏名又は名称】カプスタ， クリストファー， ジェームズ

(71)【出願人】

【識別番号】522453902

【氏名又は名称】西原 洋一

(74)【代理人】

【識別番号】100133503

【弁理士】

【氏名又は名称】関口 一哉

(72)【発明者】

【氏名】カプスタ， クリストファー， ジェームズ

(72)【発明者】

【氏名】西原 洋一

(57)【要約】

電子機器パッケージは、第１の表面および第２の表面を有する電気絶縁基板と、電気絶縁基板の第１の表面上に配置された接着層と、電気絶縁基板の反対側の表面上で接着層に結合された上面を有する電気部品であって、上面上に接触パッドを有する電気部品と、を備える。ビアは、機械的パンチング動作によって、接触パッドに対応する位置で電気絶縁基板および接着層を貫通して形成され、ビアのそれぞれは、電気絶縁基板の第２の表面からそれぞれの接触パッドまで延在するビア壁を有する。各ビアにおいて、電気絶縁基板は、ビア壁の一部を形成する際に接着層の少なくとも一部を覆うように、その第１の表面から外側に延在する突出部を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

電子機器パッケージ（１０）であって、
第１の表面（２０）および第２の表面（２８）を有する電気絶縁基板（２２）と、
前記電気絶縁基板（２２）の前記第１の表面（２０）上に配置された接着層（２４）と、
前記電気絶縁基板（２２）とは反対側の表面上で前記接着層（２４）に結合された上面（１４）を有する電気部品（１２）であって、前記上面（１４）上に１つ以上の接触パッド（１６、１８）を有する電気部品（１２）と、を備え、
前記１つ以上の接触パッド（１６、１８）のそれぞれに対応する位置で前記電気絶縁基板（２２）および前記接着層（２４）を貫通して１つ以上のビア（２６）が形成され、前記１つ以上のビア（２６）のそれぞれが、前記電気絶縁基板（２２）の前記第２の表面（２８）からそれぞれの接触パッド（１６、１８）まで延在するビア壁（３０）を有し、
各ビア（２６）において、前記電気絶縁基板（２２）が、前記ビア壁（３０）の一部を形成する際に前記接着層（２４）の少なくとも一部を覆うように、その前記第１の表面（２０）から外側に延在する突出部（４２）を備える、電子機器パッケージ（１０）。

【請求項2】

前記突出部（４２）が、前記ビアの周囲に形成され、前記ビア壁（３０）の一部として前記接着層（２４）の全てまたは実質的に全てを覆うように、前記電気絶縁基板（２２）の前記第１の表面（２０）から外側に延在する、請求項１に記載の電子機器パッケージ（１０）。

【請求項3】

前記突出部（４２）が、前記ビア壁（３０）の一部として前記接着層（２４）の厚さの少なくとも５０％を覆う、請求項２に記載の電子機器パッケージ（１０）。

【請求項4】

前記１つ以上のビア（２６）のそれぞれの直径が、８０マイクロメートル以上である、請求項１に記載の電子機器パッケージ（１０）。

【請求項5】

前記突出部（４２）が、前記ビア（２６）内への前記接着層（２４）の流れを遮断する、請求項１に記載の電子機器パッケージ（１０）。

【請求項6】

前記電気絶縁基板（２２）の前記第２の表面（２８）上および前記１つ以上のビア（２６）内に形成された相互接続層（３２）をさらに備え、前記相互接続層（３２）が、前記電気部品（１２）の前記１つ以上の接触パッド（１６、１８）に電気的に結合される、請求項１に記載の電子機器パッケージ（１０）。

【請求項7】

電子機器パッケージ（１０）を製造するための方法であって、
電気絶縁基板（２２）を提供することと、
前記電気絶縁基板（２２）の第１の表面（２０）に接着層（２４）を塗布または形成することと、
前記電気絶縁基板（２２）および前記接着層（２４）を貫通する１つ以上のビア（２６）を形成することであって、前記１つ以上のビア（２６）のそれぞれがビア壁（３０）によって画定される、形成することと、を含み、
前記１つ以上のビア（２６）を形成することが、機械的パンチングツール（５０）を使用して前記電気絶縁基板（２２）および前記接着層（２４）を貫通して前記１つ以上のビア（２６）を機械的にパンチングすることを含み、
前記１つ以上のビア（２６）が、前記電気絶縁基板（２２）の第２の表面（２８）側から、前記電気絶縁基板（２２）を通り、次いで前記接着層（２４）を通って、前記電気絶縁基板（２２）および前記接着層（２４）を貫通して機械的にパンチングされる、方法。

【請求項8】

前記電気絶縁基板（２２）の前記第２の表面（２８）側から前記電気絶縁基板（２２）および前記接着層（２４）を貫通して前記１つ以上のビア（２６）を機械的にパンチングすることが、各ビア（２６）の周囲に形成された前記電気絶縁基板（２２）上に突出部（４２）を形成し、前記突出部（４２）が、前記接着層（２４）の少なくとも一部を覆い、前記ビア壁（３０）の一部を形成するように、前記電気絶縁基板（２２）の前記第１の表面（２０）から外側に延在する、請求項７に記載の方法。

【請求項9】

前記突出部（４２）が、前記ビア壁（３０）の一部として前記接着層（２４）の全てまたは実質的に全てを覆うように、前記電気絶縁基板（２２）の前記第１の表面（２０）から外側に延在する、請求項８に記載の方法。

【請求項10】

前記突出部（４２）が、前記ビア（２６）内への前記接着層（２４）の流れを遮断する、請求項８に記載の方法。

【請求項11】

前記機械的パンチングを使用して前記１つ以上のビア（２６）を形成した後に、前記１つ以上のビア（２６）の少なくともいくつかをレーザドリリングすることをさらに含む、請求項７に記載の方法。

【請求項12】

前記電気絶縁基板（２２）を貫通する追加のビア（２６）をレーザドリリングすることをさらに含み、前記追加のビア（２６）が、前記電気絶縁基板（２２）を貫通して機械的にパンチングされた前記１つ以上のビア（２６）の直径よりも小さい直径を有するレーザドリリングによって形成される、請求項７に記載の方法。

【請求項13】

前記電気絶縁基板（２２）とは反対側の表面上の前記接着層（２４）に剥離ライナー（４８）を塗布することをさらに含み、前記１つ以上のビア（２６）が、前記電気絶縁基板（２２）、前記接着層（２４）、および前記剥離ライナー（４８）を貫通して機械的にパンチングされ、前記剥離ライナー（４８）が、前記機械的パンチングを使用して前記１つ以上のビア（２６）を形成した後に除去される、請求項７に記載の方法。

【請求項14】

前記剥離ライナー（４８）の前記接着層（２４）とは反対側の表面に１つ以上のパンチダイ（５６）を配置することであって、前記１つ以上のパンチダイ（５６）のそれぞれが、形成されるそれぞれのビアと位置合わせされる、配置することと、
前記電気絶縁基板（２２）の前記第２の表面（２８）側にフレーム（４０）を取り付けることと、
をさらに含む、請求項１３に記載の方法。

【請求項15】

電気部品（１２）の上面（１４）を前記接着層（２４）の前記電気絶縁基板（２２）とは反対側の表面に結合することであって、前記電気部品（１２）が、前記上面（１４）上に１つ以上の接触パッド（１６、１８）を有する、結合することと、
前記電気絶縁基板（２２）の前記第２の表面（２８）上および前記１つ以上のビア（２６）内に相互接続層（３２）を形成することであって、前記相互接続層（３２）が、前記電気部品（１２）の前記１つ以上の接触パッド（１６、１８）に電気的に結合される、形成することと、
をさらに含み、
前記１つ以上のビア（２６）が、前記１つ以上の接触パッド（１６、１８）のそれぞれに対応する位置に形成される、請求項７に記載の方法。

【発明の詳細な説明】

【背景技術】

【0001】

本発明の実施形態は、一般に、半導体デバイスをパッケージングするための構造および方法に関し、より詳細には、機械的パンチング動作によって形成されたビアを有するパワー電子機器パッケージ構造に関し、ビアは、パワーオーバーレイ（ＰＯＬ）相互接続形成プロセスなどによる、パワーデバイスまでの金属相互接続の形成を提供する。

【0002】

電子パッケージングは、例えば「マルチチップモジュール」（ＭＣＭ）が提供されることができるように、デバイスへの電気的接続および保護を提供するパッケージ構造内に１つ以上の半導体デバイスおよび／または受動デバイスが組み込まれた電子回路パッケージまたはモジュールを構築する方法である。次いで、パッケージ構造は、例えば、プリント回路基板（ＰＣＢ）または他の同様の外部回路の表面へのパッケージ／モジュールの接続を可能にする。そのような電子機器パッケージ構造の一例は、ＰＯＬプロセスを使用して形成されたパワー電子機器パッケージ構造またはモジュールである。

【0003】

ＰＯＬプロセスを使用して半導体デバイスおよび受動デバイスをパッケージングするための技術は、典型的には、接着剤によって誘電体層上に１つ以上の半導体デバイスまたは受動デバイスを配置することから始まり、誘電体層は各デバイスの能動側を覆う。デバイスの取り付け前または取り付け後に、誘電体層および接着剤を介してビアが形成され、次いで、金属相互接続が誘電体層上およびビア内に／ビアを介して電気めっきされ（すなわち、金属化ビア）、デバイスへの直接金属接続を形成する。デバイスがパワー半導体デバイスである実施形態では、金属相互接続は、より厚いＰＯＬ相互接続として形成されてもよい。相互接続は、必要に応じて、追加の積層体再配線層を通ってルーティングされてもよく、ＰＣＢまたは外部回路上へのパッケージの表面実装を可能にするために入力／出力システムが提供される。次いで、デバイスをその中に封入するために、埋め込みコンパウンドがデバイスの周りに適用されることができる。

【0004】

パッケージ構造内のビアの形成は、いくつかの既知の技術のいずれかにしたがって実行されてもよく、ビアが電子部品の取り付け前に形成される実施形態では、ビアは、誘電体層のみを介して形成されてもよく、または誘電体層およびそれに塗布された接着層の双方を介して形成されてもよい。両面フレックス回路を作製する場合など、誘電体層のみを貫通してビアが形成される実施形態では、ビアは、レーザドリリングまたはアブレーション、プラズマエッチング、ウェットエッチング、ウォータージェット、フォトディフィニション、機械的パンチング、または機械的ドリリングなどのプロセスによって形成されてもよい。ビアが誘電体層および接着層の双方を貫通して形成される実施形態では、ビアは、レーザドリリングまたはアブレーション、プラズマエッチング、ウェットエッチング、ウォータージェット、またはフォトディフィニションなどのプロセスによって形成されてもよいが、機械的パンチング／ドリリングツール上の接着剤の蓄積の問題のために、機械的パンチングおよび／または機械的ドリリングは回避される。また、機械的パンチングを使用したビア形成に関して、機械的パンチングは、「より大きい」ビア直径およびピッチに限定されることが認識される。

【0005】

誘電体層を介して、または誘電体層と接着層の双方を介してビアを形成するために現在使用されている上述した技術のそれぞれにおいて、そのようなシステム／技術を使用して達成可能なスループットに関して欠点が存在する。すなわち、レーザドリリングまたはアブレーション（より大きな直径のビアの場合）、プラズマエッチング、ウェットエッチング、ウォータージェット、またはフォトディフィニションなどの技術を使用することは、機械的パンチング／ドリリング技術によって達成可能なスループットよりも低いスループットをもたらすことが認識される。さらに、既存の機械的パンチング／ドリリング技術が現在使用されている場合、そのような技術は、誘電体層および接着層の双方を貫通するパンチング／ドリリングには適しておらず、むしろ誘電体層のみがパンチング／ドリリングされ、その後に接着剤が誘電体層に塗布されなければならず、それによってスループットレートも低下／制限させる。半導体チップパッケージング技術が進化し続けるにつれて、そのようなスループットレートの制限は大きな障害であると考えられている。

【0006】

したがって、高スループットを提供する誘電体層および接着層を貫通するビアを形成するためのシステム／技術を提供することが望ましい。そのようなシステム／技術は、許容可能な性能および信頼性を有するパッケージ構造を提供するために、ビアがバリを含まず、ビアへの接着剤の侵入を制限するパッケージ構造を提供することがさらに望ましい。

【発明の概要】

【0007】

本発明の一態様によれば、電子機器パッケージは、第１の表面および第２の表面を有する電気絶縁基板と、電気絶縁基板の第１の表面上に配置された接着層と、電気絶縁基板の反対側の表面上で接着層に結合された上面を有する電気部品であって、上面上に１つ以上の接触パッドを有する電気部品と、を備える。１つ以上のビアは、１つ以上の接触パッドのそれぞれに対応する位置で電気絶縁基板および接着層を貫通して形成され、１つ以上のビアのそれぞれは、電気絶縁基板の第２の表面からそれぞれの接触パッドまで延在するビア壁を有する。各ビアにおいて、電気絶縁基板は、ビア壁の一部を形成する際に接着層の少なくとも一部を覆うように、その第１の表面から外側に延在する突出部を備える。

【0008】

本発明の別の態様によれば、電子機器パッケージを製造するための方法は、電気絶縁基板を提供することと、電気絶縁基板の第１の表面上に接着層を塗布または形成することと、電気絶縁基板および接着層を貫通する１つ以上のビアを形成することであって、１つ以上のビアのそれぞれがビア壁によって画定される、形成することと、を含む。１つ以上のビアは、機械的パンチングツールを使用して電気絶縁基板および接着層を貫通して１つ以上のビアを機械的にパンチングすることによって形成され、１つ以上のビアは、電気絶縁基板の第２の表面側から、電気絶縁基板を通り、次いで接着層を通って、電気絶縁基板および接着層を貫通して機械的にパンチングされる。

【0009】

本発明のさらに別の態様によれば、第１の表面および第２の表面を有する電気絶縁基板を提供することと、電気絶縁基板の第１の表面上に接着層を塗布または形成することと、電気絶縁基板の第２の表面側に配置された機械的パンチングツールを使用して、電気絶縁基板および接着層を貫通して１つ以上のビアを機械的にパンチングすることによって、電気絶縁基板および接着層を貫通して１つ以上のビアを形成することと、を含むプロセスによって形成され、１つ以上のビアのそれぞれがビア壁によって画定される、電子機器パッケージが提供される。電気絶縁基板の第２の表面側から電気絶縁基板および接着層を貫通する１つ以上のビアの機械的パンチングは、接着層の少なくとも一部を覆い、ビア壁の一部を形成するように、第１の表面から外側に延在する各ビアにおいて電気絶縁基板上に突出部を形成する。

【0010】

これらおよび他の利点および特徴は、添付の図面に関連して提供される本発明の好ましい実施形態の以下の詳細な説明からより容易に理解されるであろう。

【図面の簡単な説明】

【0011】

図面は、本発明を実施するために現在企図されている実施形態を示す。

【0012】

図面では以下のとおりである。

【0013】

【図1】本発明の実施形態にかかる、電子機器パッケージの概略断面側面図である。

【0014】

【図2】図１の電子機器パッケージの一部の詳細図である。

【0015】

【図3】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図4】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図5】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図6】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図7】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図8】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図9】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図10】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図11】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図12】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図13】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図14】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【図15】本発明の実施形態にかかる、製造／ビルドアッププロセスの様々な段階中の図１の電子機器パッケージの概略断面側面図である。

【0016】

【図16】本発明の別の実施形態にかかる、電子機器パッケージの概略断面図である。

【0017】

【図17】本発明の実施形態にかかる、機械的パンチング動作の後にレーザドリリングが行われる、電子機器パッケージの概略断面側面図である。

【発明を実施するための形態】

【0018】

本発明の実施形態は、機械的パンチング動作によって形成されたビアを有する電子機器パッケージ構造を提供する。電子機器パッケージは、電気絶縁基板と、それぞれがビア壁によって画定されたビアが形成された接着層とを含み、各ビアにおいて、電気絶縁基板は、ビアの周囲の周りで、その表面から外側に延在する突出部を含み、ビア壁の一部を形成する際に接着層の少なくとも一部を覆う。

【0019】

以下に参照される電子機器パッケージの様々な実施形態は、１つ以上の半導体デバイス、ビア、および相互接続配線の特定の配置を含むものとして示されて説明されているが、代替の配置および構成も実装されることができ、したがって、本発明の実施形態は、具体的に示されたデバイスおよびパッケージ構造のみに限定されないことが理解される。すなわち、異なる構成の電気部品の他の組み合わせが電子機器パッケージ内で置き換えられることができ、したがって、本発明の実施形態は図示の実施形態のみに限定されないことが理解される。本明細書で使用される場合、「電気部品」という用語は、上述した様々なタイプの半導体デバイスのいずれか、ならびに抵抗器、コンデンサ、インダクタ、フィルタ、および他の回路デバイスを包含すると理解されてもよく、以下でより詳細に説明するように、機械的にパンチングされたビアが使用されてこれらのデバイスのいずれかに相互接続することができることを理解されたい。

【0020】

ここで図１を参照すると、一実施形態にかかる、少なくとも１つの電気部品１２を含む電子機器パッケージ１０の断面概略図が示されている。電気部品１２は、その上に少なくとも１つの接触パッドまたはＩ／Ｏパッド１６、１８を有する活性面１４を有するパワー半導体部品またはチップ１２（以下にそのように説明される）とすることができる。パワー半導体チップ１２の活性面１４は、接着層２４を介して電気絶縁基板２２または支持基板の第１の表面２０に結合されている。様々な実施形態によれば、絶縁基板２２は、例えばＫａｐｔｏｎ（Ｒ）ラミネートフレックス、ポリイミド、エポキシ、ＢＴ樹脂を含む有機フィルムまたは基板などの絶縁フィルムまたは誘電体基板の形態で提供されてもよいが、非限定的な例として、Ｕｌｔｅｍ（Ｒ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、または液晶ポリマー（ＬＣＰ）もしくはポリイミド基板などの別のポリマーフィルム、またはＳｉ、ＳｉＣ、ＡｌＮ、セラミック、もしくはガラスなどの無機基板などの他の適切な材料も使用されてもよい。接着層２４は、非限定的な例として、好ましくは非導電性ポリマー材料（例えば、エポキシ、液晶ポリマー、セラミックまたは金属充填ポリマー）または他の有機材料である接合材料から構成される。適切な接合材料の例は、例えば、ｅＰＤＡまたは他のヘンケル接着剤を含む。

【0021】

図１に示すように、少なくとも１つのビア２６は、絶縁基板２２の第１の表面２０と第２の表面２８との間で接着層２４を貫通して延在し、２つのビアが図１に示されており、各ビア２６は、ビア壁３０によって画定されている。ビア２６は、パワー半導体チップ１２のＩ／Ｏパッド１６、１８と位置合わせされる。導電性の第１の相互接続層３２または電力相互接続層は、絶縁基板２２の第２の表面２８の一部に配置される。第１の相互接続層３２は、ビア２６内に延在して導電ビア３４を形成し、パワー半導体チップ１２のＩ／Ｏパッド１６、１８上にも延在する。図示の実施形態では、パワー半導体チップ１２は、活性面１４上に２つのＩ／Ｏパッド１６、１８を含む。いくつかの好ましい実施形態では、Ｉ／Ｏパッド１６は、ゲートパッドであり、ソースパッドとすることができるＩ／Ｏパッド１８よりも小さい領域を覆う。そのような実施形態では、ゲートＩ／Ｏパッド１６まで形成されたビア２６は、３００マイクロメートルの直径を有することができ、ソースＩ／Ｏパッド１８まで形成されたビア２６は、５００マイクロメートルの直径を有することができる。

【0022】

パワー半導体チップ１２は、２つのＩ／Ｏパッド１６、１８を含むものとして図１に示されているが、いくつかの代替実施形態では、３つ以上のＩ／Ｏパッドを有してもよく、または別の代替実施形態では、１つの上側Ｉ／Ｏパッドのみを含んでもよく、例えば素子１２は、パワーダイオードである。代替的な実施形態では、電気部品１２は、論理半導体チップとして提供され、チップは、僅か４つのＩ／Ｏパッドを有してもよく、または１０、数百、もしくは数千を超えるＩ／Ｏパッドを有してもよい。別の代替の実施形態では、電気部品１２は、例えば、１つの接触パッドまたは複数の接触パッドを有することができる抵抗器、コンデンサ、またはフィードスルーシムとして提供される。

【0023】

第１の相互接続層３２は、導電性材料であり、好ましくは、非限定的な例として、アルミニウム、銅、金、銀、ニッケル、またはそれらの組み合わせなどの１つ以上の金属、すなわち金属化ビアから構成される。あるいは、第１の相互接続層３２は、導電性ポリマーであってもよく、または導電性金属粒子を含有するインクを使用して形成されてもよい。第１の相互接続層３２は、バリアまたは接着層、シード層、ならびに所望の導電層の厚さを達成するシード層およびバリア層の上にめっきされたバルク材料の比較的厚い層から構成されることができる。代替的な実施形態では、バリア層および／またはシード層は、第１の相互接続層３２から省略されてもよい。バリア層は、使用される場合、シード層およびバルク材料の塗布前に絶縁基板２２に塗布される。バリア層は、非限定的な例として、チタンまたはクロムを含むことができる。使用される場合、シード金属層は、非限定的な一例として、銅などの導電性材料であってもよい。バルク材料の層は、第１の相互接続層３２の所望の厚さを達成するためにめっきされる。第１の相互接続層３２のバルク材料部分は、銅、アルミニウム、または他の標準的な配線材料などの少なくとも１つの導電性材料を含む。いくつかの実施形態では、バリア層は、約０．１から０．４ミクロンの範囲の厚さを有してもよく、シード金属層は、約１から３ミクロンの範囲の厚さを有してもよく、バルク層は、約１０から１００ミクロンの範囲の厚さを有してもよい。しかしながら、他の厚さの他の材料が使用されて、設計要件に基づいて第１の相互接続層３２を形成することができる。

【0024】

いくつかの実施形態では、ソルダマスク層または他の絶縁材料３６が、第１の相互接続層３２および絶縁層２２の露出上面上に塗布されて、保護コーティングを提供し、相互接続パッドの位置を画定することができる。次いで、キャッピング層３８が、これらの相互接続パッドの上面（例えば、無Ｅ型Ｎｉ／ＡｕまたはＥＮＩＰＧ）に塗布されて、はんだ付け可能なワイヤボンディング可能な仕上げを提供することができる。次いで、パワー半導体チップ１２と、例えばバスバーまたはプリント回路基板（ＰＣＢ）などの外部構成要素（図示せず）との間の電気的接続のための経路を提供するために、一連の入力／出力（Ｉ／Ｏ）接続４０が形成される。そのようなＩ／Ｏ接続は、非限定的な例として、めっきバンプまたはピラーバンプの形態で提供されてもよい。

【0025】

図１には示されていないが、電子機器パッケージ１０がパワーモジュールである場合、ＤＢＣ基板がパワー半導体チップ１２の裏面に取り付けられることができることが認識される。次いで、絶縁基板２２とＤＢＣ基板との間をアンダーフィルするために、封入材料または絶縁材料が使用されてもよい。追加の絶縁層および相互接続層、例えば、第２の絶縁層および第２の相互接続層が電子機器パッケージ１０内に設けられることができることも認識される。そのような絶縁層および相互接続層は、パワー半導体チップ１２と外部構成要素との間の電気的接続のさらなる再分配を提供するために、第１の相互接続層３２の上に塗布されることができる。

【0026】

絶縁基板２２および接着層２４を貫通して形成されたビア２６のより詳細な図が図２に示されている。図２に見られるように、絶縁基板２２および接着層２４を貫通するビア２６の形成は、絶縁基板２２の変形をもたらす。ビア２６のそれぞれに対応する位置では、絶縁基板２２は、絶縁基板２２の第１の表面２０から接着層２４に向かって外側に延在する突出部または「牙」アーチファクト４２を含み、突出部４２は、パンチングされたビア２６の周囲の周りに形成される。本発明の実施形態によれば、突出部４２は、ビア壁３０の少なくとも一部を形成する際に接着層２４の全て、実質的に全て、または大部分を覆うように、第１の表面２０から外側に延在してもよい。例えば、突出部４２は、接着層２４の厚さ４４の５０％以上を覆うように、第１の表面２０から外側に延在してもよく、例えば、接着層２４の厚さは５から５０マイクロメートルである。したがって、ビア壁３０は、全体が絶縁基板材料から形成されてもよく、または実質的に絶縁基板材料から形成されてもよい。突出部４２は、ビア２６内への接着剤の流れまたは侵入を防止するダムとして機能し、それによって、一貫した形状を有するビア２６の形成を可能にし、接着剤の侵入がビア金属接触面積を減少させず、したがって、Ｉ／Ｏパッド１６、１８へのより堅牢で信頼性の高い金属接続を提供する。

【0027】

ここで図３～図１５を参照すると、本発明の実施形態にかかる、図１の電子機器パッケージ１０を製造するための技術が示されている。ビルドアッププロセスの視覚化を容易にするために、単一の電子機器パッケージ１０のビルドアッププロセスの断面が図３～図１５のそれぞれに示されている。しかしながら、当業者は、複数の電子機器パッケージがパネルレベルで同様の方法で製造され、次いで必要に応じて個々の電子機器パッケージに単離されることができることを認識するであろう。

【0028】

最初に図３を参照すると、電子機器パッケージ１０の製造は、電子機器パッケージ１０の構築中に支持を提供する周囲フレーム４６上に絶縁基板２２を固定することによって始まり、フレーム４６がバッチ処理のために複数の電子機器パッケージのアレイを保持することができることが認識される。

【0029】

周囲フレーム４０上に絶縁基板２２を固定すると、図４に示すように、接着層２４（すなわち、接合材料の層）が絶縁基板２２の第１の表面２０に塗布される。図示の実施形態では、接着層２４は、第１の表面２０の全体を被覆するように塗布される。代替的な実施形態では、接着層２４は、絶縁基板２２の第１の表面２０の選択部分のみを被覆するように塗布されてもよい。接着層２４は、非限定的な例として、積層またはスプレープロセスを使用して、またはスピンコーティングもしくはスロットダイコーティングなどのコーティング技術を使用することによって塗布されてもよい。接着層２４は、絶縁基板の第１の表面２０に塗布されるものとして図示／説明されているが、本発明の実施形態によれば、接着層２４は、代わりに絶縁基板２２の第２の表面２８に、すなわち「フレームアップ」または「フレームダウン」構成のいずれかで塗布されてもよいことが認識される。

【0030】

接着層２４を塗布すると、図５に示すように、剥離ライナー４８が接着剤上に塗布される。剥離ライナー４８は、以下により詳細に説明するように、絶縁基板２２および接着層２４を貫通するビア形成の後続のステップを提供する。

【0031】

ここで図６および図７を参照すると、接着層２４および剥離ライナー４８を塗布すると、本方法は、絶縁基板２２および接着層２４（および剥離ライナー４８）を貫通するビア２６を形成することによって継続する。ビア２６のサイズ、形状、および位置は、電源回路の設計、ならびにパワー半導体チップ１２（図１）または他の論理チップまたは受動デバイスなどの電子機器パッケージに含まれるべき電気部品の位置、サイズ、および電流要件に基づいて決定される。

【0032】

例示的な実施形態によれば、ビア２６は、層２２、２４、４８をパンチングし、それによってビアを形成するように動作する機械的パンチングツール５０によって形成される。図６に示すように、機械的パンチングツール５０は、ビア２６が絶縁基板側からパンチングされるように、すなわち、最初に絶縁基板２２を貫通して、次いで接着層２４および剥離ライナー４８を貫通してパンチングされるように、（フレームが取り付けられた）絶縁基板２２の第２の表面２８に隣接して配置される。機械的パンチングツール５０は、電子機器パッケージ１０に対して移動して所望の位置に一度にビア２６を形成する単一のパンチ５２のみを含むものとして図６に示されているが（矢印５４によって示されるように、機械的パンチングツール５０は、透視的に次の位置に移動される）、パンチングツール５０は、複数のビア２６を同時に形成するマルチパンチングツールであってもよく、その例は後述する。さらにまた、機械的パンチングツール５０は、絶縁基板２２、接着層２４、および剥離ライナー４８をパンチングするように配置されるものとして以下に示されて説明されるが、機械的パンチングツール５０は、「フレームアップ」または「フレームダウン」構成が使用されるかどうかに応じて、絶縁基板２２、接着層２４、および剥離ライナー４８をパンチングするように配置されてもよいことが認識される。

【0033】

図６にさらに示すように、電子機器パッケージ１０の反対側に、剥離ライナー４８に隣接して、パンチングツール５０と相互作用してビア形成中の安定性を提供する１つ以上のダイ５６が配置される。ダイ５６は、ビア２６を形成することが望ましい位置に、パンチングツール５０と位置合わせされた中空中央領域５８を含む。

【0034】

図７に示すように、機械的パンチングツール５０は、層２２、２４、４８を貫通するビア２６を形成するように操作され、パンチ５２は、絶縁基板２２、接着層２４、および剥離ライナー４８を貫通するように下方に作動される。一実施形態によれば、パンチ５２は、直線状の円形孔として成形されたビア２６を形成するように構成されるが、ビア２６は、例えば、傾斜した側面を有する円形ビアまたは楕円形、正方形、もしくは三角形などの異なる形状のビアなどの他の代替構成を有することができることが認識される。パンチ５２が作動されて層２２、２４、４８をパンチングすると、ビア位置から切断された（層の）プラグ６０がパンチングされ、ダイ５６の中空中央領域５８を通って出る。

【0035】

絶縁基板側からのパンチングによってビア２６を形成することは、プラグ６０の除去だけでなく、ビア２６に対応する領域における絶縁基板２２のさらなる変形も引き起こす。すなわち、各ビア２６に対応する位置では、図２に示すように、絶縁基板材料がパンチ５２によって下方に押し下げられて、絶縁基板２２の第１の表面２０から接着層２４に向かって外向きに延在する突出部４２（牙アーチファクト）を形成する。本発明の実施形態によれば、突出部４２は、ビア壁３０の少なくとも一部を形成する際に接着層２４の全てまたは実質的に全て（例えば、接着層２４の厚さ４４の５０％以上）を覆うように、第１の表面２０から外側に延在してもよい。したがって、ビア壁３０は、全体が絶縁基板材料から形成されてもよく、または実質的に絶縁基板材料から形成されてもよい。突出部４２は、ビア内への接着剤の流れまたは侵入を防止／最小化する、ビア２６の周囲のダムとして機能する。

【0036】

上述したように、ビア２６のサイズは、電子機器パッケージ１０の設計、およびパワー半導体チップ１２（図１）または他の論理チップもしくは受動デバイスなどの電子機器パッケージに含まれる電気部品の要件に基づいて決定されることができる。例えば、パワー半導体チップ１２がゲートＩ／Ｏパッド１６およびソースＩ／Ｏパッド１８を含む実施形態では、ゲートＩ／Ｏパッド１６まで形成されたビア２６は、３００マイクロメートルの直径を有することができ、ソースＩ／Ｏパッド１８まで形成されたビア２６は、５００マイクロメートルの直径を有することができる。論理半導体チップ１２がより狭いピッチのＩ／Ｏパッドを含む実施形態では、これらのパッドまで形成されたビア２６は、例えば８０から１００マイクロメートルの直径を有することができる。そのようなより小さいビア２６では、ビア２６のパンチングに続いて、ビア直径が小さい場合に適切な品質（例えば、バリ取りなど）のビア２６を形成するために、フォローアップのレーザドリリング動作（図示せず）が望ましい場合があることが認識される。

【0037】

ここで図８を参照すると、ビア２６の形成時に、剥離ライナー４８が接着層２４から除去され、パワー半導体チップ１２が接着層２４に取り付けられ、適所に硬化される。パワー半導体チップ１２の活性面１４は、Ｉ／Ｏパッド１６、１８が接着層２４および絶縁基板２２に面するように接着層２４に取り付けられる。絶縁基板２２の第２の表面２８、ビア２６、およびＩ／Ｏパッド１６、１８の露出領域は、その後、反応性イオンエッチング（ＲＩＥ）、プラズマエッチング、または化学エッチングなどによって洗浄され、デスートプロセスを実行する。

【0038】

図８には示されていないが、接着層２４の硬化後、より微細なビア（例えば、直径＜５０マイクロメートル）を形成して、より微細なパッドピッチまたはさらに小さいパッドサイズを有するデジタルＡＳＩＣまたはドライバ回路などのデバイスへの接続を提供するために、既知の技術を使用してレーザドリリングステップが続いて実行されることができ、機械的パンチングに対応できないことが認識される。

【0039】

製造プロセスは、第１の相互接続層３２を形成およびパターニングすることによって継続する。一実施形態によれば、図９～図１２に示すように、第１の相互接続層３２は、セミアディティブめっき技術を使用して形成される。第１の相互接続層３２の製造は、図９において、絶縁基板２２の第２の表面２８、ビア２６のビア壁３０、およびＩ／Ｏパッド１６、１８の露出部分にシード金属６２を塗布することによって開始する。シード金属６２は、スパッタリング、蒸着、無電解めっき、または任意の他の標準的な金属堆積プロセスによって塗布されることができる。接着性および信頼性を高めるために、シード金属６２の前にバリアコーティング（図示せず）が任意に塗布されることができる。使用される場合、バリア金属は、同様に、スパッタリング、蒸着、または任意の他の標準的な金属堆積プロセスによって塗布されてもよい。

【0040】

図１０に示すように、フォトレジストマスク６４がシード金属６２上に塗布され、光パターニングされて開口部を形成する。フォトレジストマスク６４は、スプレーコート、スピンコート、または電気めっき（電気泳動レジスト）によって塗布されることができる。図１１に示す製造プロセスの次のステップでは、シード金属６２の露出領域は、第１の相互接続層３２が所望の厚さに到達するまで、電気めっき技術によってバルク材料（例えば、銅）によってパターニングされる。

【0041】

ここで図１２を参照すると、第１の相互接続層３２のパターニングされためっき後、残りのフォトレジストマスク６４は、めっきされていないシード金属６２の残りの下方にある部分を露出させるために剥離技術を使用して除去され、シード金属６２の露出部分は、サブトラクティブエッチングプロセスなどによって除去され、完成した第１の相互接続層３２を残す。次いで、第１の相互接続層３２は、はんだ付け可能なワイヤボンディング可能な仕上げを提供するために、無Ｅ型Ｎｉ／ＡｕまたはＥＮＩＰＧなどのキャッピング層３８によってキャッピングされてもよい。

【0042】

別の実施形態によれば、第１の相互接続層３２は、図１３～図１５に示すように、サブトラクティブプロセスを使用して形成される。サブトラクティブプロセスを実行する際に、第１の相互接続層３２の製造は、図１３において、絶縁基板２２の第２の表面２８、ビア２６のビア壁３０、およびＩ／Ｏパッド１６、１８の露出部分にシード金属６２を塗布することによって開始する。シード金属６２は、スパッタリング、蒸着、無電解めっき、または任意の他の標準的な金属堆積プロセスによって塗布されることができる。接着性および信頼性を高めるために、シード金属６２の前にバリアコーティング（図示せず）が任意に塗布されることができる。使用される場合、バリア金属は、同様に、スパッタリング、蒸着、または任意の他の標準的な金属堆積プロセスによって塗布されてもよい。

【0043】

次いで、シード金属６２は、図１４に示すように、第１の相互接続層３２が所望の厚さに到達するまで、電気めっき技術によってバルク材料（例えば、銅）によってめっきされる。めっきプロセスの完了後、第１の相互接続層３２の一部は、サブトラクティブエッチングプロセスを使用して選択的に除去され、その結果、図１５に示すように、選択的にパターニングされ、完成した第１の相互接続層３２が形成される。次いで、第１の相互接続層３２は、はんだ付け可能なワイヤボンディング可能な仕上げを提供するために、無Ｅ型Ｎｉ／ＡｕまたはＥＮＩＰＧなどのキャッピング層によってキャッピングされてもよい。

【0044】

図９～図１２に関して説明したセミアディティブ製造技術および図１３～図１５に関して説明したサブトラクティブ製造技術は、第１の相互接続層３２を製造するための２つの例示的な技術のみを示しており、任意の既知の金属化およびパターニング技術を使用できることを理解されたい。さらに他の実施形態では、第１の相互接続層３２は、非限定的な例として、インクジェット印刷、スクリーン印刷、または分配などの堆積技術を使用して形成された印刷導電性材料である。さらに別の代替の実施形態では、電子機器パッケージ１０の製造は、導電性材料の予めめっきされた層を含む絶縁基板２２を提供することによって開始することができる。

【0045】

図３～図１５の技術には示されていないが、電子機器パッケージ１０の製造技術は、パワー半導体チップ１２と外部構成要素との間の電気的接続のさらなる再分配を提供する追加の絶縁層および相互接続層の塗布／形成をさらに含むことができると考えられる。さらに、図１に示すように、パワー半導体チップ１２の側面および裏面の上、および／または第１の相互接続層３２および絶縁層２２の露出した上面の上の１つ以上の封入材料または絶縁材料が実行されることができ、および／または一連の入力／出力（Ｉ／Ｏ）接続が形成されて、パワー半導体チップ１２と外部構成要素との間の電気的接続のための経路を提供することができる。

【0046】

ここで図１６を参照すると、本発明の別の実施形態にかかる、単一の機械的パンチング動作で複数のビア２６を同時に形成するように動作可能なマルチパンチ機械的パンチングツール５０の使用が示されている。マルチパンチパンチングツール５０は、ビア２６を層２２、２４、４８を貫通してパンチングするために同時に作動されることができる複数のパンチ５２を含み、マルチパンチパンチングツールは、図１６では２つのパンチ５２を含むものとして示されているが、より多数（例えば、３、４など）のパンチ５２が使用されることができることが認識される。電子機器パッケージ１０の反対側に、剥離ライナー４８に隣接して、マルチパンチパンチングツール５０と相互作用してビア形成中の安定性を提供するダイ５６が配置されている。ダイ５６のそれぞれは、ビア２６を形成することが望ましい位置において、パンチングツール５０のそれぞれのパンチ５２と位置合わせされる中空中央領域５８を含む。一実施形態によれば、パンチングモールドまたは「ストリッパ」６６が絶縁基板２２の第２の表面２８側に配置される。パンチングモールド６６は、パンチ中に電気絶縁基板２２を保持するように機能し、ダイ５６に対するパンチ５２の位置合わせを改善することも可能にする。

【0047】

動作中、パンチ５２は、絶縁基板２２、接着層２４、および剥離ライナー４８をパンチングするために同時に下方に作動される。パンチ５２が層２２、２４、４８をパンチングするように作動されると、ビア位置から切断された（層の）プラグ６０がパンチングされ、ダイ５６の中空中央領域５８を通って出て行き、結果として生じるビア２６／ビア壁３０は、図２に示すような構造を有する（すなわち、突出部４２は、接着層２４の全てまたは実質的に全てを覆うように、第１の表面２０から外側に延在する絶縁基板２２上に形成される）。そのようなマルチパンチ機械的パンチングツール５０を用いて、電子機器パッケージ１０の製造スループットは、単一パンチ（図１）のみを含む機械的パンチングツール５０の使用と比較してさらに増加されることができる。

【0048】

ここで図１７を参照すると、より細かいパッドピッチまたはさらに小さいパッドサイズを有するデジタルＡＳＩＣまたはドライバ回路などのデバイスへの接続を提供するために必要とされるような、より小さい直径のビアの形成を提供するために、機械的パンチングを使用してビアの形成後にレーザドリリングステップが実行される本発明の実施形態が示されている。すなわち、機械的パンチングツール５０（図６および図７）によるビア２６の形成後、機械的パンチングツール５０が除去され、別個のレーザドリリングツール６８が追加され、図１７に示すレーザドリリングツール６８（およびパンチングツール５０が除去された状態）を有する。パワーおよび論理デバイス１２の取り付けおよび接着層２４の硬化後、より微細なビア７０（例えば、直径＜５０マイクロメートル）を作製するために、レーザドリリングツール６８を使用してレーザドリリングステップが実行される。

【0049】

したがって、有益なことに、本発明の実施形態は、機械的パンチング動作によって形成されたビアを有する電子機器パッケージを提供する。絶縁基板および接着層の双方を通り、パッケージの基板側から機械的パンチング動作によってビアを形成することは、従来技術のプロセスと比較して、改善された電子機器パッケージ製造のスループットおよび歩留まりをもたらす。製造された電子機器パッケージは、電気絶縁基板と、それぞれがビア壁によって画定されたビアが形成された接着層とを含み、各ビアにおいて、電気絶縁基板は、その表面から外側に延在する突出部を含み、ビア壁の一部を形成する際に接着層の少なくとも一部を覆う。これらの突出部は、一貫した形状を有し、高温でより安定なビアの形成を可能にするように、ビアへの接着剤の流れまたは侵入を防止するダムとして機能する。

【0050】

したがって、本発明の一実施形態によれば、電子機器パッケージは、第１の表面および第２の表面を有する電気絶縁基板と、電気絶縁基板の第１の表面上に配置された接着層と、電気絶縁基板の反対側の表面上で接着層に結合された上面を有する電気部品であって、上面上に１つ以上の接触パッドを有する電気部品と、を含む。１つ以上のビアは、１つ以上の接触パッドのそれぞれに対応する位置で電気絶縁基板および接着層を貫通して形成され、１つ以上のビアのそれぞれは、電気絶縁基板の第２の表面からそれぞれの接触パッドまで延在するビア壁を有する。各ビアにおいて、電気絶縁基板は、ビア壁の一部を形成する際に接着層の少なくとも一部を覆うように、その第１の表面から外側に延在する突出部を備える。

【0051】

本発明の別の実施形態によれば、電子機器パッケージを製造するための方法は、電気絶縁基板を提供することと、電気絶縁基板の第１の表面上に接着層を塗布または形成することと、電気絶縁基板および接着層を貫通する１つ以上のビアを形成することであって、１つ以上のビアのそれぞれがビア壁によって画定される、形成することと、を含む。１つ以上のビアは、機械的パンチングツールを使用して電気絶縁基板および接着層を貫通して１つ以上のビアを機械的にパンチングすることによって形成され、１つ以上のビアは、電気絶縁基板の第２の表面側から、電気絶縁基板を通り、次いで接着層を通って、電気絶縁基板および接着層を貫通して機械的にパンチングされる。

【0052】

本発明のさらに別の実施形態によれば、第１の表面および第２の表面を有する電気絶縁基板を提供することと、電気絶縁基板の第１の表面上に接着層を塗布または形成することと、電気絶縁基板の第２の表面側に配置された機械的パンチングツールを使用して、電気絶縁基板および接着層を貫通して１つ以上のビアを機械的にパンチングすることによって、電気絶縁基板および接着層を貫通して１つ以上のビアを形成することと、を含むプロセスによって形成され、１つ以上のビアのそれぞれがビア壁によって画定される、電子機器パッケージが提供される。電気絶縁基板の第２の表面側から電気絶縁基板および接着層を貫通する１つ以上のビアの機械的パンチングは、接着層の少なくとも一部を覆い、ビア壁の一部を形成するように、第１の表面から外側に延在する各ビアにおいて電気絶縁基板上に突出部を形成する。

【0053】

本発明は限られた数の実施形態のみに関連して詳細に説明してきたが、本発明はそのような開示された実施形態に限定されないことを容易に理解されたい。むしろ、本発明は、これまでに記載されていないが、本発明の趣旨および範囲に相応する任意の数の変形、代替、置換または均等な構成を組み込むように変更されることができる。さらに、本発明の様々な実施形態が説明されたが、本発明の態様は、説明した実施形態の一部のみを含んでもよいことを理解されたい。したがって、本発明は、前述の説明によって限定されると見なされるべきではなく、添付の特許請求の範囲によってのみ限定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【国際調査報告】