知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2023-09-08
(54)【発明の名称】表示パネルおよび表示装置
(51)【国際特許分類】
G06F 3/041 20060101AFI20230901BHJP
G09F 9/30 20060101ALI20230901BHJP
G09F 9/00 20060101ALI20230901BHJP
G09F 9/302 20060101ALI20230901BHJP
G09G 3/3233 20160101ALI20230901BHJP
G09G 3/20 20060101ALI20230901BHJP
H10K 59/122 20230101ALI20230901BHJP
H10K 59/131 20230101ALI20230901BHJP
H10K 59/35 20230101ALI20230901BHJP
H10K 59/40 20230101ALI20230901BHJP
H10K 59/80 20230101ALI20230901BHJP
H10K 59/82 20230101ALI20230901BHJP
H10K 59/90 20230101ALI20230901BHJP
G06F 3/044 20060101ALI20230901BHJP
H05B 33/14 20060101ALN20230901BHJP
H10K 50/10 20230101ALN20230901BHJP
【ＦＩ】
G06F3/041 422
G09F9/30 338
G09F9/00 366A
G09F9/302 C
G09F9/30 348A
G09G3/3233
G09G3/20 624B
H10K59/122
H10K59/131
H10K59/35
H10K59/40
H10K59/80
H10K59/82
H10K59/90
G06F3/041 412
G06F3/044 129
G06F3/041 420
H05B33/14 Z
H10K50/10
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021540246
(86)(22)【出願日】2021-03-22
(85)【翻訳文提出日】2021-07-09
(86)【国際出願番号】 CN2021082008
(87)【国際公開番号】W WO2022037055
(87)【国際公開日】2022-02-24
(31)【優先権主張番号】202010822808.3
(32)【優先日】2020-08-17
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】519385216
【氏名又は名称】北京京▲東▼方技▲術▼▲開▼▲発▼有限公司
【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＤＥＶＥＬＯＰＭＥＮＴ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｒｏｏｍ ４０７，Ｂｕｉｌｄｉｎｇ １，Ｎｏ．９ Ｄｉｚｅ Ｒｏａｄ，ＢＤＡ，Ｂｅｉｊｉｎｇ，１００１７６，ＣＨＩＮＡ
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】シエン ジエンボー
(72)【発明者】
【氏名】シュー チェン
(72)【発明者】
【氏名】リー パン
(72)【発明者】
【氏名】チアオ ヨン
(72)【発明者】
【氏名】ウー シンイン
【テーマコード（参考）】
3K107
5C080
5C094
5C380
5G435
【Ｆターム（参考）】
3K107AA01
3K107AA06
3K107BB01
3K107CC14
3K107CC41
3K107DD39
3K107DD89
3K107EE03
3K107EE66
3K107FF15
3K107HH05
5C080AA06
5C080AA07
5C080BB05
5C080CC03
5C080FF11
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK02
5C080KK07
5C080KK43
5C080KK49
5C094AA08
5C094BA03
5C094BA23
5C094BA27
5C094CA20
5C094CA24
5C094DA13
5C094DA15
5C094DB01
5C094DB04
5C094EA10
5C094FA01
5C094FA02
5C094FA04
5C094JA01
5C094JA08
5C094JA09
5C380AA01
5C380AA03
5C380AB18
5C380AB21
5C380AB28
5C380AB34
5C380AB36
5C380AB37
5C380AC02
5C380AC07
5C380AC08
5C380AC11
5C380BA39
5C380CC06
5C380CC07
5C380CC26
5C380CC27
5C380CC33
5C380CC39
5C380CC66
5C380CC77
5C380CC80
5C380CD027
5G435AA04
5G435BB04
5G435BB05
5G435CC09
5G435CC12
(57)【要約】
本出願は、表示パネルおよび表示装置を開示する。ここで、表示パネルは、ベース基板と、トランジスタアレイ層と、ピクセル定義層と、タッチ電極とを備え、ここで、第１色サブピクセルの開口領域の面実施積は、第３色サブピクセルの開口領域の面積より小さく、第２色サブピクセルの開口領域の面積は第３色サブピクセルの開口領域の面積より小さく、ベース基板上の第１色サブピクセルにおける第２のコンデンサの正投影とタッチ電極ベース基板の正投影は第１の補助重なり面積を有し、ベース基板上の第２色サブピクセルにおける第２のコンデンサの正投影とタッチ電極ベース基板の正投影とは第２の補助重なり面積を有し、ベース基板上の第３色サブピクセルにおける第２のコンデンサの正投影とベース基板上のタッチ電極の正投影とは、第３の補助重なり面積を有し、第１の補助重なり面積および第２の補助重なり面積のうちの少なくとも１つは、第３の補助重なり面積より大きい。
【特許請求の範囲】
【請求項1】
ベース基板と、トランジスタアレイ層と、ピクセル定義層と、タッチ電極とを備え、前記トランジスタアレイ層は、前記ベース基板上に位置し、
前記ピクセル定義層は、前記トランジスタアレイ層の前記ベース基板から離れた側に位置し、
前記タッチ電極は、前記ピクセル定義層の前記ベース基板から離れた側に位置し、
前記ベース基板は表示領域を有し、前記サブピクセルは、複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
ここで、前記複数のサブピクセルは、第１色サブピクセル、第２色サブピクセルおよび第３色サブピクセルをさらに含み、前記第１色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、前記第２色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、
前記ベース基板上の前記第１色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影とは、第１の補助重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２の補助重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３の補助重なり面積を有し、
前記第１の補助重なり面積および前記第２の補助重なり面積の少なくとも一方は、前記第３の補助重なり面積よりも大きい、ことを特徴とする表示パネル。
【請求項2】
前記第１の補助重なり面積は、前記第２の補助重なり面積よりも大きく、または、前記第１の補助重なり面積は、前記第２の補助重なり面積にほぼ等しいか、または、
前記第３の補助重なり面積は、前記第２の補助重なり面積にほぼ等しい、ことを特徴とする請求項１に記載の表示パネル。
【請求項3】
前記トランジスタアレイ層は、第１の導電層と、第１の絶縁層と、第２の導電層とを備え、前記第１の導電層は、前記ベース基板と前記ピクセル定義層との間に位置し、ここで、前記第１の導電層は、複数のデータラインパターンと複数の電源信号線パターンとを含み、
前記第１の絶縁層は、前記ベース基板と前記第１の導電層との間に位置し、
前記第２の導電層は、前記ベース基板と前記第１の絶縁層との間に位置し、前記第２の導電層は、複数の補助導電部を含み、前記サブピクセルにおけるコンデンサ導電部は、前記補助導電部を含み、ここで、同じ前記サブピクセルにおいて、前記ベース基板上の前記補助導電部の第１端の正投影と、前記ベース基板上の前記電源信号線パターンの正投影とは、重複領域を有し、前記ベース基板上の前記補助導電部の第２端の正投影と、前記ベース基板上の前記データラインパターンの正投影は、重複領域を有し、前記補助導電部は、電源信号線パターンに結合され、
前記第１の補助重なり面積は、前記ベース基板上の前記第１色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２の補助重なり面積は、前記ベース基板上の前記第２色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３の補助重なり面積は、前記ベース基板上の前記第３色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む、ことを特徴とする請求項１に記載の表示パネル。
【請求項4】
前記第１色サブピクセルにおける補助導電部は第１の補助露出部を含み、前記ベース基板上の前記第１の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第１の補助重なり面積包括第１の補助サブ重なり面積を含み、前記ベース基板上の前記第１の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第１の補助サブ重なり面積を有し、前記第２色サブピクセルにおける補助導電部は、第２の補助露出部を含み、前記ベース基板上の前記第２の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第２の補助重なり面積は、第２の補助サブ重なり面積を含み、前記ベース基板上の前記第２の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２の補助サブ重なり面積を有し、
前記第３色サブピクセルにおける補助導電部は、第３の補助露出部を含み、前記ベース基板上の前記第３の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第３の補助重なり面積は、第３の補助サブ重なり面積を含み、前記ベース基板上の前記第３の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３の補助サブ重なり面積を有し、
前記第１の補助サブ重なり面積は、前記第２の補助サブ重なり面積および前記第３の補助サブ重なり面積の少なくとも一方よりも大きい、ことを特徴とする請求項３に記載の表示パネル。
【請求項5】
前記第２の補助サブ重なり面積は、前記第３の補助サブ重なり面積よりも大きく、または、前記第３の補助サブ重なり面積は、前記第２の補助サブ重なり面積にほぼ等しい、ことを特徴とする請求項４に記載の表示パネル。
【請求項6】
前記第１色サブピクセルにおいて、前記ベース基板上の前記第１の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置し、および／または、前記第２色サブピクセルにおいて、前記ベース基板上の前記第２の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置し、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記第３の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置する、ことを特徴とする請求項４に記載の表示パネル。
【請求項7】
前記ベース基板上の前記補助導電部の正投影は、総面積を有し、前記第１の補助サブ重なり面積と前記総面積の比率の範囲は、１／３～２／３であり、および／または、
前記第２の補助サブ重なり面積と前記総面積の比率の範囲は、０～１／４であり、および／または、
前記第３の補助サブ重なり面積と前記総面積の比率の範囲は０～１／１６である、ことを特徴とする請求項６に記載の表示パネル。
【請求項8】
前記第１色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第１の補助露出部の正投影を覆い、および／または、前記第２色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第２の補助露出部の正投影を覆い、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第３の補助露出部の正投影を覆う、ことを特徴とする請求項７に記載の表示パネル。
【請求項9】
前記第１色サブピクセルにおける補助導電部は、第１の補助シールド部をさらに含み、前記ベース基板上の前記第１の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第１の補助露出部の幅は、前記列方向における前記第１の補助シールド部の幅よりも小さく、および／または、前記第２色サブピクセルにおける補助導電部は、第２の補助シールド部をさらに含み、前記ベース基板上の前記第２の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第２の補助露出部の幅は、前記列方向における前記第２の補助シールド部の幅よりも小さく、および／または、
前記第３色サブピクセルにおける補助導電部は、第３の補助シールド部をさらに含み、前記ベース基板における前記第３の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第３の補助露出部の幅は、前記列方向における前記第３の補助シールド部の幅よりも小さい、ことを特徴とする請求項４から請求項８のいずれか一項に記載の表示パネル。
【請求項10】
前記ピクセル回路はさらに第１のコンデンサを含み、前記ベース基板上の前記第１色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第１のストレージ重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２のストレージ重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３のストレージ重なり面積を有し、
前記第１のストレージ重なり面積および前記第２のストレージ重なり面積のうちの少なくとも１つは、前記第３のストレージ重なり面積よりも大きい、ことを特徴とする請求項３に記載の表示パネル。
【請求項11】
前記第１のストレージ重なり面積は、前記第２のストレージ重なり面積よりも大きい、ことを特徴とする請求項１０に記載の表示パネル。
【請求項12】
前記第２の導電層は、前記補助導電部から間隔を置いて配置された複数のストレージ導電部をさらに含み、前記サブピクセルは、前記ストレージ導電部を含み、前記ストレージ導電部は、前記第１のコンデンサの第２のプレートとして機能し、前記第１のストレージ重なり面積は、前記ベース基板上の前記第１色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２のストレージ重なり面積は、前記ベース基板上の前記第２色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３のストレージ重なり面積は、前記ベース基板上の前記第３色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む、ことを特徴とする請求項１０に記載の表示パネル。
【請求項13】
前記ベース基板上の前記タッチ電極の正投影の形状はグリッド状であり、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記開口領域の正投影と重複しない、ことを特徴とする請求項１に記載の表示パネル。
【請求項14】
前記タッチ電極は、第１の電極部と第２の電極部とを含み、ここで、前記ベース基板上の前記第１の電極部の正投影補助導電部前記ベース基板の正投影重複領域，前記ベース基板上の前記第２の電極部の正投影は、前記ベース基板上の前記補助導電部の正投影と重ならなく、前記第１の電極部の幅は、前記第２の電極部の幅よりも大きい、ことを特徴とする請求項１３に記載の表示パネル。
【請求項15】
前記表示パネルは、前記ピクセル定義層と前記タッチ電極との間に位置する発光機能層をさらに備え、且つ、前記発光機能層は、複数の第１色発光層、複数の第２色発光層および複数の第３色発光層を含み、前記ベース基板における前記第１色発光層の正投影は、前記ベース基板上の前記第１色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第２色発光層の正投影は、前記ベース基板上の前記第２色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第３色発光層の正投影は、前記ベース基板上の前記第３色サブピクセルにおける開口領域の正投影を覆う、ことを特徴とする請求項１に記載の表示パネル。
【請求項16】
前記ベース基板上の隣接する前記開口領域の間に位置するタッチ電極の正投影は、前記ベース基板上の少なくとも２つの異なる色の発光層の正投影と重複する、ことを特徴とする請求項１５に記載の表示パネル。
【請求項17】
前記ベース基板上の前記第３色サブピクセルの開口領域を囲むタッチ電極の正投影は、前記ベース基板上の前記第３色発光層の正投影内に位置し、および／または、前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影は、前記ベース基板上の前記第２色発光層の正投影内に位置し、および／または、
前記ベース基板上の前記第１色サブピクセルの開口領域的を囲むタッチ電極の正投影は、前記ベース基板における前記第１色発光層の正投影内に位置する、ことを特徴とする請求項１５に記載の表示パネル。
【請求項18】
隣接する前記第３色発光層および前記第２色発光層に関し、前記ベース基板上の前記第３色発光層の正投影の境界と前記ベース基板上の前記タッチ電極の正投影の境界との間に第１の最小距離があり、前記ベース基板上の前記第２色発光層の正投影の境界と前記ベース基板上の前記タッチ電極の正投影の境界との間に第２の最小距離があり、前記第１の最小距離は、前記第２の最小距離よりも長い、ことを特徴とする請求項１５に記載の表示パネル。
【請求項19】
前記ベース基板上の前記第１色サブピクセルの開口領域的を囲むタッチ電極の正投影によって囲まれた面積は、第１のグリッド面積であり、前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第２のグリッド面積であり、
前記ベース基板上の前記第３色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第３のグリッド面積であり、
前記第３のグリッド面積は、前記第２のグリッド面積よりも第１のグリッド面積よりも大きい、ことを特徴とする請求項１３に記載の表示パネル。
【請求項20】
前記表示パネルは、複数の重複ユニットを含み、前記重複ユニットは、前記第１色サブピクセル、前記第２色サブピクセルおよび前記第３色サブピクセルを含む、ことを特徴とする請求項１９に記載の表示パネル。
【請求項21】
前記重複ユニットは、第４色サブピクセルをさらに含み、前記ベース基板上の前記第４色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第４のグリッド面積であり、前記第１色サブピクセルに対応する第１のグリッド面積は、前記第４色サブピクセルに対応する第４のグリッド面積より大きいか、またはほぼ等しい、ことを特徴とする請求項２０に記載の表示パネル。
【請求項22】
同じ前記重複ユニットにおいて、前記第３色サブピクセルの開口領域および前記第１色サブピクセルの開口領域は、第１の方向に沿って配置され、前記第３色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第１の幅を有し、
前記第１色サブピクセルの開口領域的を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第２の幅を有し、
前記第１の幅は、前記第２の幅よりも大きい、ことを特徴とする請求項２１に記載の表示パネル。
【請求項23】
同じ前記重複ユニットにおいて、前記第２色サブピクセルの開口領域は、前記第４色サブピクセルの開口領域は、第１の方向に沿って配置され、前記第２色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第３の幅を有し、
前記第４色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第４の幅を有し、
前記第３の幅は、前記第４の幅よりも大きい、ことを特徴とする請求項２１または請求項２２に記載の表示パネル。
【請求項24】
補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、第３の方向と角度βを有し、１５°≦β≦６０°であり、前記第３の方向は、前記データラインパターンの延在方向に対してほぼ垂直である、ことを特徴とする請求項１３に記載の表示パネル。
【請求項25】
ｔａｎβ＝Ａ１／Ａ２；ここで、Ａ１は、前記第３の方向に垂直する方向上の前記補助導電部幅を示し、Ａ２は、前記第３の方向上の前記補助導電部の幅を示す、ことを特徴とする請求項２４に記載の表示パネル。
【請求項26】
第１色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第１の角度を有し、第２色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第２の角度を有し、
第３色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第３の角度を有し、
前記第１の角度は、前記第２の角度より前記第３の角度よりも小さい、ことを特徴とする請求項２４に記載の表示パネル。
【請求項27】
隣接する４つのサブピクセルの開口領域を開口群とし、前記ベース基板上の前記タッチ電極のグリッド交差点の正投影は、前記ベース基板上の前記開口群の正投影によって囲まれた領域に位置する、ことを特徴とする請求項２４に記載の表示パネル。
【請求項28】
前記ベース基板上の前記タッチ電極のグリッド交差点の正投影は、前記ベース基板上の前記開口群の正投影によって囲まれた領域のほぼ中心にある、ことを特徴とする請求項２７に記載の表示パネル。
【請求項29】
前記第４色サブピクセルとは、前記第１色サブピクセルは同じ発光色を有する、ことを特徴とする請求項２１に記載の表示パネル。
【請求項30】
前記サブピクセルそれぞれは、第１の電極をさらに含み、前記ベース基板上の前記第１色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第１のアノード重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２のアノード重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３のアノード重なり面積を有し、
前記第１のアノード重なり面積および前記第２のアノード重なり面積のうちの少なくとも１つは、前記第３のアノード重なり面積よりも大きい、ことを特徴とする請求項１に記載の表示パネル。
【請求項31】
前記第１のアノード重なり面積は、前記第２のアノード重なり面積よりも大きく、または、前記第１のアノード重なり面積は、前記第２のアノード重なり面積にほぼ等しい、ことを特徴とする請求項３０に記載の表示パネル。
【請求項32】
ベース基板と、トランジスタアレイ層と、ピクセル定義層と、タッチ電極とを備え、前記トランジスタアレイ層は、前記ベース基板上に位置し、
前記ピクセル定義層は、前記トランジスタアレイ層の前記ベース基板から離れた側に位置し、
前記タッチ電極は、前記ピクセル定義層の前記ベース基板から離れた側に位置し、
前記ベース基板は表示領域を有し、前記サブピクセルは、複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
前記トランジスタアレイ層は、第１の導電層をさらに含み、前記コンデンサ導電部は前記第１の導電層に形成され、
前記ピクセル回路は、複数のトランジスタをさらに含み、少なくとも一部のトランジスタのソースおよびドレインは、前記第１の導電層上に形成される、ことを特徴とする表示パネル。
【請求項33】
前記コンデンサ導電部は、弧状または不規則なパターンを有する、ことを特徴とする請求項３２に記載の表示パネル。
【請求項34】
前記コンデンサ導電部は、補助導電部を含み、前記補助導電部は、前記電源信号線パターン、データラインパターンおよび前記タッチ電極と少なくとも部分的に重なる、ことを特徴とする請求項３２に記載の表示パネル。
【請求項35】
隣接する２列の前記サブピクセルの前記電源信号線パターンは、電源入力線を介して電気的に結合されており、または、同じ色の隣接する２列の前記サブピクセルに対応する前記電源信号線パターンは、電源入力線を介して電気的に結合される、ことを特徴とする請求項３２に記載の表示パネル。
【請求項36】
前記電源入力線と前記電源信号線パターンは、異なる層に配置される、ことを特徴とする請求項３５に記載の表示パネル。
【請求項37】
前記電源信号線パターンの幅は、前記データラインパターンの幅よりも大きい、ことを特徴とする請求項３２に記載の表示パネル。
【請求項38】
前記データラインパターンは、前記電源信号線パターンと同じ導電層に配置されない、または、前記データラインパターンと前記電源入力線は、同じ導電層に配置されない、ことを特徴とする請求項３５に記載の表示パネル。
【請求項39】
前記第１の導電層は、積層された第１のサブ導電層および第２のサブ導電層を含み、第１のサブ導電層と第２のサブ導電層との間に第１のサブ絶縁層が設けられる、ことを特徴とする請求項３２に記載の表示パネル。
【請求項40】
前記コンデンサ導電部と前記電源信号線パターンとの重なり面積は、前記コンデンサ導電部と前記データラインパターンとの重なり面積よりも大きい、ことを特徴とする請求項３２に記載の表示パネル。
【請求項41】
前記ピクセル回路は、第７のトランジスタ、第２のトランジスタを含み、前記第７のトランジスタのゲートは、第２のリセット信号線パターンに結合され、前記第２のトランジスタのゲートは、第１のリセット信号線パターンに結合され、前記リセット信号線パターンと前記第２のリセット信号線パターンは異なる信号を伝送する、ことを特徴とする請求項３２に記載の表示パネル。
【請求項42】
前記ピクセル回路は、データ書き込みトランジスタと、第１のトランジスタとを含み、前記データ書き込みトランジスタのゲートに結合された前記ゲートラインパターンと、前記第１のトランジスタのゲートに結合された前記ゲートラインパターンは、異なるタイミング信号を伝送する、ことを特徴とする請求項３２に記載の表示パネル。
【請求項43】
請求項１から請求項４２のいずれの一項に記載の表示パネルを含むことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
[関連出願の相互参照]
本出願は、２０２０年８月１７日に中国特許局に提出し、出願番号が２０２０１０８２２８０８．３であり、発明名称が「表示パネルおよび表示装置」との中国特許出願を基礎とする優先権を主張し、その開示の総てをここに取り込む。
本出願は、２０２０年８月１７日に中国特許局に提出し、出願番号が２０２０１０８２２８０８．３であり、発明名称が「表示パネルおよび表示装置」との中国特許出願を基礎とする優先権を主張し、その開示の総てをここに取り込む。
【0002】
本発明は、表示技術分野に関し、特に表示パネルおよび表示装置に関する。
【背景技術】
【0003】
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）、量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ，ＱＬＥＤ）およびその他のエレクトロルミネッセンスダイオードには、自己発光、低エネルギー消費などの利点があり、エレクトロルミネッセンス表示装置の応用研究分野で最も重要なホットスポットの一つである。
【発明の概要】
【課題を解決するための手段】
【0004】
本出願の一実施形態により提供される表示パネルは、
ベース基板と、
前記ベース基板上に位置するトランジスタアレイ層と、
前記トランジスタアレイ層の前記ベース基板から離れた側に位置するピクセル定義層と、
前記ピクセル定義層の前記ベース基板から離れた側に位置するタッチ電極とを備え、
前記ベース基板は表示領域を有し、前記表示領域は複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
ここで、前記複数のサブピクセルは、第１色サブピクセル、第２色サブピクセルおよび第３色サブピクセルをさらに含み、前記第１色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、前記第２色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、
前記ベース基板上の前記第１色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影とは、第１の補助重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２の補助重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３の補助重なり面積を有し、
前記第１の補助重なり面積および前記第２の補助重なり面積の少なくとも一方は、前記第３の補助重なり面積よりも大きい。
ベース基板と、
前記ベース基板上に位置するトランジスタアレイ層と、
前記トランジスタアレイ層の前記ベース基板から離れた側に位置するピクセル定義層と、
前記ピクセル定義層の前記ベース基板から離れた側に位置するタッチ電極とを備え、
前記ベース基板は表示領域を有し、前記表示領域は複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
ここで、前記複数のサブピクセルは、第１色サブピクセル、第２色サブピクセルおよび第３色サブピクセルをさらに含み、前記第１色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、前記第２色サブピクセルの開口領域の面積は、前記第３色サブピクセルの開口領域の面積よりも小さく、
前記ベース基板上の前記第１色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影とは、第１の補助重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２の補助重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおけるコンデンサ導電部の正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３の補助重なり面積を有し、
前記第１の補助重なり面積および前記第２の補助重なり面積の少なくとも一方は、前記第３の補助重なり面積よりも大きい。
【0005】
いくつかの例では、前記第１の補助重なり面積は、前記第２の補助重なり面積よりも大きく、または、
前記第１の補助重なり面積は、前記第２の補助重なり面積にほぼ等しいか、または、前記第３の補助重なり面積は、前記第２の補助重なり面積にほぼ等しい。
前記第１の補助重なり面積は、前記第２の補助重なり面積にほぼ等しいか、または、前記第３の補助重なり面積は、前記第２の補助重なり面積にほぼ等しい。
【0006】
いくつかの例では、前記トランジスタアレイ層は、第１の導電層と、第１の絶縁層と、第２の導電層とを備え、
前記第１の導電層は、前記ベース基板と前記ピクセル定義層との間に位置し、ここで、前記第１の導電層は、複数のデータラインパターンと複数の電源信号線パターンとを含み、
前記第１の絶縁層は、前記ベース基板と前記第１の導電層との間に位置し、
前記第２の導電層は、前記ベース基板と前記第１の絶縁層との間に位置し、前記第２の導電層は、複数の補助導電部を含み、前記サブピクセルにおけるコンデンサ導電部は、前記補助導電部を含み、ここで、同じ前記サブピクセルにおいて、前記ベース基板上の前記補助導電部の第１端の正投影と、前記ベース基板上の前記電源信号線パターンの正投影とは、重複領域を有し、前記ベース基板上の前記補助導電部の第２端の正投影と、前記ベース基板上の前記データラインパターンの正投影は、重複領域を有し、前記補助導電部は、電源信号線パターンに結合され、
前記第１の補助重なり面積は、前記ベース基板上の前記第１色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２の補助重なり面積は、前記ベース基板上の前記第２色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３の補助重なり面積は、前記ベース基板上の前記第３色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む。
前記第１の導電層は、前記ベース基板と前記ピクセル定義層との間に位置し、ここで、前記第１の導電層は、複数のデータラインパターンと複数の電源信号線パターンとを含み、
前記第１の絶縁層は、前記ベース基板と前記第１の導電層との間に位置し、
前記第２の導電層は、前記ベース基板と前記第１の絶縁層との間に位置し、前記第２の導電層は、複数の補助導電部を含み、前記サブピクセルにおけるコンデンサ導電部は、前記補助導電部を含み、ここで、同じ前記サブピクセルにおいて、前記ベース基板上の前記補助導電部の第１端の正投影と、前記ベース基板上の前記電源信号線パターンの正投影とは、重複領域を有し、前記ベース基板上の前記補助導電部の第２端の正投影と、前記ベース基板上の前記データラインパターンの正投影は、重複領域を有し、前記補助導電部は、電源信号線パターンに結合され、
前記第１の補助重なり面積は、前記ベース基板上の前記第１色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２の補助重なり面積は、前記ベース基板上の前記第２色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３の補助重なり面積は、前記ベース基板上の前記第３色サブピクセルにおける補助導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む。
【0007】
いくつかの例では、前記第１色サブピクセルにおける補助導電部は第１の補助露出部を含み、前記ベース基板上の前記第１の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第１の補助重なり面積包括第１の補助サブ重なり面積を含み、前記ベース基板上の前記第１の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第１の補助サブ重なり面積を有し、
前記第２色サブピクセルにおける補助導電部は、第２の補助露出部を含み、前記ベース基板上の前記第２の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第２の補助重なり面積は、第２の補助サブ重なり面積を含み、前記ベース基板上の前記第２の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２の補助サブ重なり面積を有し、
前記第３色サブピクセルにおける補助導電部は、第３の補助露出部を含み、前記ベース基板上の前記第３の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第３の補助重なり面積は、第３の補助サブ重なり面積を含み、前記ベース基板上の前記第３の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３の補助サブ重なり面積を有し、
前記第１の補助サブ重なり面積は、前記第２の補助サブ重なり面積および前記第３の補助サブ重なり面積の少なくとも一方よりも大きい。
前記第２色サブピクセルにおける補助導電部は、第２の補助露出部を含み、前記ベース基板上の前記第２の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第２の補助重なり面積は、第２の補助サブ重なり面積を含み、前記ベース基板上の前記第２の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２の補助サブ重なり面積を有し、
前記第３色サブピクセルにおける補助導電部は、第３の補助露出部を含み、前記ベース基板上の前記第３の補助露出部の正投影は、それぞれ前記ベース基板上の前記データラインパターンの正投影および前記ベース基板上の前記電源信号線パターンの正投影と重ならなく、前記第３の補助重なり面積は、第３の補助サブ重なり面積を含み、前記ベース基板上の前記第３の補助露出部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３の補助サブ重なり面積を有し、
前記第１の補助サブ重なり面積は、前記第２の補助サブ重なり面積および前記第３の補助サブ重なり面積の少なくとも一方よりも大きい。
【0008】
いくつかの例では、前記第２の補助サブ重なり面積は、前記第３の補助サブ重なり面積よりも大きく、または、前記第３の補助サブ重なり面積は、前記第２の補助サブ重なり面積にほぼ等しい。
【0009】
いくつかの例では、前記第１色サブピクセルにおいて、前記ベース基板上の前記第１の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置し、および／または、
前記第２色サブピクセルにおいて、前記ベース基板上の前記第２の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置し、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記第３の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置する。
前記第２色サブピクセルにおいて、前記ベース基板上の前記第２の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置し、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記第３の補助露出部の正投影は、前記ベース基板上の前記データラインパターンの正投影と前記ベース基板上の前記電源信号線パターンの正投影との間に位置する。
【0010】
いくつかの例では、前記ベース基板上の前記補助導電部の正投影は、総面積を有し、
前記第１の補助サブ重なり面積と前記総面積の比率の範囲は、１／３～２／３であり、および／または、
前記第２の補助サブ重なり面積と前記総面積の比率の範囲は、０～１／４であり、および／または、
前記第３の補助サブ重なり面積と前記総面積の比率の範囲は０～１／１６である。
前記第１の補助サブ重なり面積と前記総面積の比率の範囲は、１／３～２／３であり、および／または、
前記第２の補助サブ重なり面積と前記総面積の比率の範囲は、０～１／４であり、および／または、
前記第３の補助サブ重なり面積と前記総面積の比率の範囲は０～１／１６である。
【0011】
いくつかの例では、前記第１色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第１の補助露出部の正投影を覆い、および／または、
前記第２色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第２の補助露出部の正投影を覆い、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第３の補助露出部の正投影を覆う。
前記第２色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第２の補助露出部の正投影を覆い、および／または、
前記第３色サブピクセルにおいて、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記第３の補助露出部の正投影を覆う。
【0012】
いくつかの例では、前記第１色サブピクセルにおける補助導電部は、第１の補助シールド部をさらに含み、且つ、前記ベース基板上の前記第１の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第１の補助露出部の幅は、前記列方向における前記第１の補助シールド部の幅よりも小さく、および／または、
前記第２色サブピクセルにおける補助導電部は、第２の補助シールド部をさらに含み、前記ベース基板上の前記第２の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第２の補助露出部の幅は、前記列方向における前記第２の補助シールド部の幅よりも小さく、および／または、
前記第３色サブピクセルにおける補助導電部は、第３の補助シールド部をさらに含み、前記ベース基板における前記第３の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第３の補助露出部の幅は、前記列方向における前記第３の補助シールド部の幅よりも小さい。
前記第２色サブピクセルにおける補助導電部は、第２の補助シールド部をさらに含み、前記ベース基板上の前記第２の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第２の補助露出部の幅は、前記列方向における前記第２の補助シールド部の幅よりも小さく、および／または、
前記第３色サブピクセルにおける補助導電部は、第３の補助シールド部をさらに含み、前記ベース基板における前記第３の補助シールド部の正投影は、前記ベース基板上の前記データラインパターンおよび前記電源信号線パターンのうちの少なくとも１つの正投影と重複し、ここで、列方向における前記第３の補助露出部の幅は、前記列方向における前記第３の補助シールド部の幅よりも小さい。
【0013】
いくつかの例では、前記ピクセル回路はさらに第１のコンデンサを含み、
前記ベース基板上の前記第１色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第１のストレージ重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２のストレージ重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３のストレージ重なり面積を有し、
前記第１のストレージ重なり面積および前記第２のストレージ重なり面積のうちの少なくとも１つは、前記第３のストレージ重なり面積よりも大きい。
前記ベース基板上の前記第１色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第１のストレージ重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第２のストレージ重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１のコンデンサの正投影と、前記ベース基板上の前記タッチ電極の正投影は、第３のストレージ重なり面積を有し、
前記第１のストレージ重なり面積および前記第２のストレージ重なり面積のうちの少なくとも１つは、前記第３のストレージ重なり面積よりも大きい。
【0014】
いくつかの例では、前記第１のストレージ重なり面積は、前記第２のストレージ重なり面積よりも大きい。
【0015】
いくつかの例では、前記第２の導電層は、前記補助導電部から間隔を置いて配置された複数のストレージ導電部をさらに含み、前記サブピクセルは、前記ストレージ導電部を含み、前記ストレージ導電部は、前記第１のコンデンサの第２のプレートとして機能し、
前記第１のストレージ重なり面積は、前記ベース基板上の前記第１色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２のストレージ重なり面積は、前記ベース基板上の前記第２色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３のストレージ重なり面積は、前記ベース基板上の前記第３色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む。
前記第１のストレージ重なり面積は、前記ベース基板上の前記第１色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第２のストレージ重なり面積は、前記ベース基板上の前記第２色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含み、
前記第３のストレージ重なり面積は、前記ベース基板上の前記第３色サブピクセルにおけるストレージ導電部の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重なり面積を含む。
【0016】
いくつかの例では、前記ベース基板上の前記タッチ電極の正投影の形状はグリッド状であり、前記ベース基板上の前記タッチ電極の正投影は、前記ベース基板上の前記開口領域の正投影と重複しない。
【0017】
いくつかの例では、前記タッチ電極は、第１の電極部と第２の電極部とを含み、ここで、前記ベース基板上の前記第１の電極部の正投影と、前記ベース基板上の前記補助導電部の正投影は、重複領域を有し、前記ベース基板上の前記第２の電極部の正投影は、前記ベース基板上の前記補助導電部の正投影と重ならなく、
前記第１の電極部の幅は、前記第２の電極部の幅よりも大きい。
前記第１の電極部の幅は、前記第２の電極部の幅よりも大きい。
【0018】
いくつかの例では、前記表示パネルは、発光機能層をさらに含み、
前記発光機能層は、前記ピクセル定義層と前記タッチ電極との間に位置し、前記発光機能層は、複数の第１色発光層、複数の第２色発光層および複数の第３色発光層を含み、
ここで、前記ベース基板における前記第１色発光層の正投影は、前記ベース基板上の前記第１色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第２色発光層の正投影は、前記ベース基板上の前記第２色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第３色発光層の正投影は、前記ベース基板上の前記第３色サブピクセルにおける開口領域の正投影を覆う。
前記発光機能層は、前記ピクセル定義層と前記タッチ電極との間に位置し、前記発光機能層は、複数の第１色発光層、複数の第２色発光層および複数の第３色発光層を含み、
ここで、前記ベース基板における前記第１色発光層の正投影は、前記ベース基板上の前記第１色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第２色発光層の正投影は、前記ベース基板上の前記第２色サブピクセルにおける開口領域の正投影を覆い、
前記ベース基板上の前記第３色発光層の正投影は、前記ベース基板上の前記第３色サブピクセルにおける開口領域の正投影を覆う。
【0019】
いくつかの例では、前記ベース基板上の隣接する前記開口領域の間に位置するタッチ電極の正投影は、前記ベース基板上の少なくとも２つの異なる色の発光層の正投影と重複する。
【0020】
いくつかの例では、前記ベース基板上の前記第３色サブピクセルの開口領域を囲むタッチ電極の正投影は、前記ベース基板上の前記第３色発光層の正投影内に位置し、および／または、
前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影は、前記ベース基板上の前記第２色発光層の正投影内に位置し、および／または、
前記ベース基板上の前記第１色サブピクセルの開口領域的を囲むタッチ電極の正投影は、前記ベース基板における前記第１色発光層の正投影内に位置する。
前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影は、前記ベース基板上の前記第２色発光層の正投影内に位置し、および／または、
前記ベース基板上の前記第１色サブピクセルの開口領域的を囲むタッチ電極の正投影は、前記ベース基板における前記第１色発光層の正投影内に位置する。
【0021】
いくつかの例では、前記第３色発光層と前記第２色発光層は隣接し、前記ベース基板上の前記第３色発光層の正投影の境界と前記ベース基板上の前記タッチ電極の正投影の境界との間に第１の最小距離があり、前記ベース基板上の前記第２色発光層の正投影の境界と前記ベース基板上の前記タッチ電極の正投影の境界との間に第２の最小距離があり、
前記第１の最小距離は、前記第２の最小距離よりも長い。
前記第１の最小距離は、前記第２の最小距離よりも長い。
【0022】
いくつかの例では、前記ベース基板上の前記第１色サブピクセルの開口領域的を囲むタッチ電極の正投影によって囲まれた面積は、第１のグリッド面積であり、
前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第２のグリッド面積であり、
前記ベース基板上の前記第３色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第３のグリッド面積であり、
前記第３のグリッド面積は、前記第２のグリッド面積よりも第１のグリッド面積よりも大きい。
前記ベース基板上の前記第２色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第２のグリッド面積であり、
前記ベース基板上の前記第３色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第３のグリッド面積であり、
前記第３のグリッド面積は、前記第２のグリッド面積よりも第１のグリッド面積よりも大きい。
【0023】
いくつかの例では、前記表示パネルは、複数の重複ユニットを含み、前記重複ユニットは、前記第１色サブピクセル、前記第２色サブピクセルおよび前記第３色サブピクセルを含む。
【0024】
いくつかの例では、前記重複ユニットは、第４色サブピクセルをさらに含み、前記ベース基板上の前記第４色サブピクセルの開口領域を囲むタッチ電極の正投影によって囲まれた面積は、第４のグリッド面積であり、
前記第１色サブピクセルに対応する第１のグリッド面積は、前記第４色サブピクセルに対応する第４のグリッド面積より大きいか、またはほぼ等しい。
前記第１色サブピクセルに対応する第１のグリッド面積は、前記第４色サブピクセルに対応する第４のグリッド面積より大きいか、またはほぼ等しい。
【0025】
いくつかの例では、同じ前記重複ユニットにおいて、前記第３色サブピクセルの開口領域および前記第１色サブピクセルの開口領域は、第１の方向に沿って配置され、
前記第３色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第１の幅を有し、
前記第１色サブピクセルの開口領域的を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第２の幅を有し、
前記第１の幅は、前記第２の幅よりも大きい。
前記第３色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第１の幅を有し、
前記第１色サブピクセルの開口領域的を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第２の幅を有し、
前記第１の幅は、前記第２の幅よりも大きい。
【0026】
いくつかの例では、同じ前記重複ユニットにおいて、前記第２色サブピクセルの開口領域は、前記第４色サブピクセルの開口領域は、第１の方向に沿って配置され、
前記第２色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第３の幅を有し、
前記第４色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第４の幅を有し、
前記第３の幅は、前記第４の幅よりも大きい。
前記第２色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第３の幅を有し、
前記第４色サブピクセルの開口領域を囲むタッチ電極の内側境界によって囲まれた領域は、前記第１の方向に垂直な第４の幅を有し、
前記第３の幅は、前記第４の幅よりも大きい。
【0027】
いくつかの例では、前記補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、第３の方向と角度βを有し、１５°≦β≦６０°、ここで、前記第３の方向は、前記データラインパターンの延在方向に対してほぼ垂直である。
【0028】
いくつかの例では、ｔａｎβ＝Ａ１／Ａ２であり、ここで、Ａ１は、前記第３の方向に垂直な前記補助導電部の幅を表し、Ａ２は、前記第３の方向上の前記補助導電部の幅を表す。
【0029】
いくつかの例では、第１色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第１の角度を有し、
第２色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第２の角度を有し、
第３色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第３の角度を有し、
前記第１の角度は、前記第２の角度より前記第３の角度よりも小さい。
第２色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第２の角度を有し、
第３色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極のグリッド線の延在方向は、前記第３の方向に対して第３の角度を有し、
前記第１の角度は、前記第２の角度より前記第３の角度よりも小さい。
【0030】
いくつかの例では、隣接する４つのサブピクセルの開口領域を開口群とし、前記ベース基板上の前記タッチ電極のグリッド交差点の正投影は、前記ベース基板上の前記開口群の正投影によって囲まれた領域に位置する。
【0031】
いくつかの例では、前記ベース基板上の前記タッチ電極のグリッド交差点の正投影は、前記ベース基板上の前記開口群の正投影によって囲まれた領域のほぼ中心にある。
【0032】
いくつかの例では、前記第４色サブピクセルとは、前記第１色サブピクセルは同じ発光色を有する。
【0033】
いくつかの例では、前記サブピクセルそれぞれは、第１の電極をさらに含み、
前記ベース基板上の前記第１色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第１のアノード重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２のアノード重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３のアノード重なり面積を有し、
前記第１のアノード重なり面積および前記第２のアノード重なり面積のうちの少なくとも１つは、前記第３のアノード重なり面積よりも大きい。
前記ベース基板上の前記第１色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第１のアノード重なり面積を有し、
前記ベース基板上の前記第２色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第２のアノード重なり面積を有し、
前記ベース基板上の前記第３色サブピクセルにおける第１の電極の正投影と前記ベース基板上の前記タッチ電極の正投影との間の重複領域は、第３のアノード重なり面積を有し、
前記第１のアノード重なり面積および前記第２のアノード重なり面積のうちの少なくとも１つは、前記第３のアノード重なり面積よりも大きい。
【0034】
いくつかの例では、前記第１のアノード重なり面積は、前記第２のアノード重なり面積よりも大きく、または、
前記第１のアノード重なり面積は、前記第２のアノード重なり面積にほぼ等しい。
前記第１のアノード重なり面積は、前記第２のアノード重なり面積にほぼ等しい。
【0035】
本出願実施形態によって提供される別の表示パネルは、ベース基板を含み、
トランジスタアレイ層は、前記ベース基板上に位置し、
ピクセル定義層は、前記トランジスタアレイ層の前記ベース基板から離れた側に位置し、
タッチ電極は、前記ピクセル定義層の前記ベース基板から離れた側に位置し、
前記ベース基板は表示領域を有し、前記サブピクセルは、複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
前記トランジスタアレイ層は、第１の導電層をさらに含み、前記コンデンサ導電部は前記第１の導電層に形成され、
前記ピクセル回路は、複数のトランジスタをさらに含み、少なくとも一部のトランジスタのソースおよびドレインは、前記第１の導電層上に形成される。
トランジスタアレイ層は、前記ベース基板上に位置し、
ピクセル定義層は、前記トランジスタアレイ層の前記ベース基板から離れた側に位置し、
タッチ電極は、前記ピクセル定義層の前記ベース基板から離れた側に位置し、
前記ベース基板は表示領域を有し、前記サブピクセルは、複数のサブピクセルを含み、前記サブピクセルはピクセル回路及び発光素子を含み、前記ピクセル回路は、ゲートラインパターンと、データラインパターンと、電源信号線パターンとを含み、
前記トランジスタアレイ層は、複数のコンデンサ導電部を含み、前記サブピクセルは、対応する前記コンデンサ導電部を含み、ここで、同じ前記サブピクセルにおいて、前記コンデンサ導電部と、前記サブピクセルに対応するデータラインパターンおよび／または前記サブピクセルに対応する電源信号線パターンは、重複領域を有し、前記コンデンサ導電部は、前記サブピクセルに対応する電源信号線パターンまたは前記サブピクセルに対応するデータラインパターンに少なくとも結合され、
前記ピクセル定義層は、複数の開口領域を含み、前記サブピクセルは対応する前記開口領域を含み、
前記ベース基板上の前記タッチ電極の少なくとも一部の正投影は、グリッドであり、
前記トランジスタアレイ層は、第１の導電層をさらに含み、前記コンデンサ導電部は前記第１の導電層に形成され、
前記ピクセル回路は、複数のトランジスタをさらに含み、少なくとも一部のトランジスタのソースおよびドレインは、前記第１の導電層上に形成される。
【0036】
いくつかの例では、前記コンデンサ導電部は、弧状または不規則なパターンを有する。
【0037】
いくつかの例では、前記コンデンサ導電部は、補助導電部を含み、前記補助導電部は、前記電源信号線パターン、データラインパターンおよび前記タッチ電極と少なくとも部分的に重なる。
【0038】
いくつかの例では、隣接する２列の前記サブピクセルの前記電源信号線パターンは、電源入力線を介して電気的に結合されており、または、同じ色の隣接する２列の前記サブピクセルに対応する前記電源信号線パターンは、電源入力線を介して電気的に結合される。
【0039】
いくつかの例では、前記電源入力線と前記電源信号線パターンは、異なる層に配置される。
【0040】
いくつかの例では、前記電源信号線パターンの幅は、前記データラインパターンの幅よりも大きい。
【0041】
いくつかの例では、前記データラインパターンは、前記電源信号線パターンと同じ導電層に配置されない、または、前記データラインパターンと前記電源入力線は、同じ導電層に配置されない。
【0042】
いくつかの例では、前記第１の導電層は、積層された第１のサブ導電層および第２のサブ導電層を含み、第１のサブ導電層と第２のサブ導電層との間に第１のサブ絶縁層が設けられる。
【0043】
いくつかの例では、前記コンデンサ導電部と前記電源信号線パターンとの重なり面積は、前記コンデンサ導電部と前記データラインパターンとの重なり面積よりも大きい。
【0044】
いくつかの例では、前記ピクセル回路は、第７のトランジスタ、第２のトランジスタを含み、前記第７のトランジスタのゲートは、第２のリセット信号線パターンに結合され、前記第２のトランジスタのゲートは、第１のリセット信号線パターンに結合され、前記第１のリセット信号線パターンと前記第２のリセット信号線パターンは異なる信号を伝送する。
【0045】
いくつかの例では、前記ピクセル回路は、データ書き込みトランジスタと、第１のトランジスタとを含み、前記データ書き込みトランジスタのゲートに結合された前記ゲートラインパターンと、前記第１のトランジスタのゲートに結合された前記ゲートラインパターンは、異なるタイミング信号を伝送する。
【0046】
本出願実施形態が提供する表示装置は、上述の表示パネルを含む。
【図面の簡単な説明】
【0047】
【図1】本出願実施形態におけるいくつかの表示パネルの構造の概略図である。
【図3】本出願実施形態におけるいくつかのピクセル回路の構造の概略図である。
【図4】本出願実施形態におけるいくつかの信号タイミング図である。
【図5a】本出願実施形態におけるいくつかの表示パネルのレイアウトの構造の概略図である。
【図5b】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図5g】本出願実施形態における第１色サブピクセルにおけるレイアウトの構造の概略図である。
【図5h】本出願実施形態における第２色サブピクセルにおけるレイアウトの構造の概略図である。
【図5i】本出願実施形態における第３色サブピクセルにおけるレイアウトの構造の概略図である。
【図6a】本出願実施形態におけるいくつかの半導体層の構造の概略図である。
【図6b】本出願実施形態におけるいくつかの第３の導電層の構造の概略図である。
【図6c】本出願実施形態におけるいくつかの第２の導電層の構造の概略図である。
【図6d】本出願実施形態におけるいくつかの第１の導電層の構造の概略図である。
【図6e】本出願実施形態におけるいくつかの第１の電極層の構造の概略図である。
【図6f】本出願実施形態におけるいくつかの発光機能層の構造の概略図である。
【図6g】本出願実施形態におけるいくつかの第２のタッチ電極の構造の概略図である。
【図7a】本出願実施形態におけるさらに他の半導体層の構造の概略図である。
【図7b】本出願実施形態におけるさらに他の第３の導電層の構造の概略図である。
【図7c】本出願実施形態におけるさらに他の第２の導電層の構造の概略図である。
【図7d】本出願実施形態におけるさらに他の第１の導電層の構造の概略図である。
【図7e】本出願実施形態におけるさらに他の第１の電極層の構造の概略図である。
【図7f】本出願実施形態におけるさらに他の発光機能層の構造の概略図である。
【図7g】本出願実施形態におけるさらに他の第１のサブ導電層の構造の概略図である。
【図7h】本出願実施形態におけるさらに他の第２のサブ導電層の構造の概略図である。
【図8a】本出願実施形態におけるいくつかのタッチ電極の構造の概略図である。
【図8b】本出願実施形態におけるさらに他のタッチ電極の構造の概略図である。
【図8c】本出願実施形態におけるさらに他のタッチ電極の構造の概略図である。
【図9a】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図9b】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図9c】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図10a】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図10b】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図11】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図12】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図13a】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図13b】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図14a】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図14b】本出願実施形態におけるさらに他の表示パネルのレイアウトの構造の概略図である。
【図15】本出願実施形態におけるさらに他の表示パネルのレイアウト構造の概略図である。
【発明を実施するための形態】
【0048】
本出願の実施形態の目的、技術的解決策、および利点をより明確にするために、本出願の実施形態の技術的解決策は、本出願の実施形態の添付図面と併せて明確かつ完全に説明される。明らかに、記載された実施形態は、実施形態のすべてではなく、本出願の実施形態の一部である。そして、矛盾がない場合、本出願の実施形態と実施形態の特徴は互いに組み合わせることができる。本出願の説明された実施形態に基づいて、当業者が創造的労働なしに得た他のすべての実施形態は、本出願の保護範囲内にある。
【0049】
別段の定義がない限り、本出願で使用される技術用語または科学用語は、本出願が属する分野の通常の技術を有する者によって理解される通常の意味を有するものとする。本出願で使用される「第１」、「第２」、および類似の用語は、順序、量、または重要性を示すものではなく、異なる構成要素を区別するためにのみ使用される。「含む」または「包含」および他の類似の言葉は、単語の前に現れる要素またはアイテムが、単語の後にリストされている要素またはアイテムおよびそれらと同等のものをカバーするが、他の要素またはアイテムを除外しないことを意味する。「結合された」または「接続された」などの類似の言葉は、物理的または機械的な結合に限定されず、直接的または間接的な電気的結合を含む場合がある。
【0050】
なお、図中の各図の大きさや形状は実際の比率を反映したものではなく、本出願の説明のみを目的としている。また、同一または類似の参照番号は、同一または類似の要素、または同一または類似の機能を有する要素を示す。
【0051】
図１及び図２に示すように、本出願の実施形態によって提供される表示パネルは、ベース基板１０００と、ベース基板１０００上に位置し、ベース基板１０００の側面に位置するトランジスタアレイ層ＺＡと、ベース基板１０００から離れたトランジスタアレイ層ＺＡに位置する第１電極層５００と、ベース基板１０００から離れた第１電極層５００側に位置するピクセル義層９５０と、ベース基板１０００から離れた発光機能層６００側に位置する発光機能層６００と、ベース基板１０００から離れた発光機能層６００に位置する第２電極７００と。ベース基板１０００から離れた第２電極７００に位置する封止層ＦＢと、ベース基板１０００から離れた封止層ＦＢに位置するタッチ電極８００とを含む。
【0052】
本出願のいくつかの実施形態において、図１に示すように、ベース基板１０００は、表示領域ＡＡと、表示領域を囲む非表示領域とを有する。表示領域には複数のサブピクセルｓｐｘがある。非表示領域は、表示領域ＡＡを囲むバリアＢＫを有する。また、非表示領域は、駆動回路等の回路構成、例えば、ゲートドライバオンアレイ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、ＧＯＡ）等の構成を含んでもよいが、ここでは説明しない。
【0053】
例示的に、サブピクセルｓｐｘは、ピクセル回路及び発光素子を含むことができる。ここで、ピクセル回路は、発光素子を発光駆動させるためのトランジスタやコンデンサを有する。本明細書に記載の１つまたは複数の実施形態は、７Ｔ２Ｃ（すなわち、７つの薄膜トランジスタおよび２つのコンデンサ）ピクセル回路を有する表示パネルに対応することに留意されたい。別の実施形態では、表示パネルは、異なるピクセル回路、例えば、７つより多いまたは少ない薄膜トランジスタ、および１つまたは複数のコンデンサを含むことができる。
【0054】
図３に示すように、本出願の一実施形態によって提供される表示パネルにおいて、サブピクセルは、ゲートラインパターンＧＡＴＥ（略称ＧＡ）、第１のリセット信号ラインパターンＲＳＴ１、第１の初期化信号線パターンＶＩＮＴ１、データラインパターンＤＡＴＡ（略称ＤＡ）、発光制御信号線パターンＥＭ、電源信号線パターンＶＤＤ、第２のリセット信号線パターンＲＳＴ２、第２の初期化信号線パターンＶＩＮＴ２を含むことができる。
【0055】
例示的に、第１のリセット信号ラインパターンＲＳＴ１及び第２のリセット信号ラインパターンＲＳＴ２は、異なる信号を伝送することができる。
【0056】
例示的に、第１のリセット信号ラインパターンＲＳＴ１と第２のリセット信号ラインパターンＲＳＴ２は異なる層に位置することができる。例えば、第１のリセット信号線パターンＲＳＴ１はゲートラインパターンＧＡと同層であり、第２のリセット信号線パターンＲＳＴ２はデータラインパターンＤＡまたは電源信号線パターンＶＤＤと同層である。
【0057】
例示的に、第１初期化信号線パターンＶＩＮＴ１及び第２の初期化信号線パターンＶＩＮＴ２は、同じ信号を伝送する。
【0058】
例示的に、第１初期化信号線パターンＶＩＮＴ１及び第２の初期化信号線パターンＶＩＮＴ２は、異なる信号を伝送することもできる。例： ＶＩＮＴ１はＶ１、ＶＩＮＴ２はＶ１±５Ｖである。
【0059】
例示的に、第１初期化信号線パターンＶＩＮＴ１及び第２の初期化信号線パターンＶＩＮＴ２は、異なる層に位置することができる。例えば、第１初期化信号線パターンＶＩＮＴ１はゲートラインパターンＧＡと同層であり、第２の初期化信号線パターンＶＩＮＴ２はデータラインパターンＤＡまたは第１のリセット信号線パターンＲＳＴ１と同層である。
【0060】
図３に示すように、サブピクセル内のピクセル回路は、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、データ書き込みトランジスタＴ４、第５のトランジスタＴ５、第６のトランジスタＴ６、及び第７のトランジスタＴ７、第１コンデンサＣｓｔ及び第２コンデンサＣ１を含むことができる。
【0061】
ピクセル回路を例にとると、ピクセル回路に含まれるトランジスタは全てＰ型トランジスタである。第１のトランジスタＴ１はダブルゲート構造を有し、第１のトランジスタＴ１のゲート２０１ｇはゲートラインパターンＧＡに結合され、第１のトランジスタＴ１のソースＳ１は第３のトランジスタＴ３のドレインＤ３に結合され、第１のトランジスタＴ１のドレインＤ１は、第３のトランジスタＴ３のゲート２０３ｇに結合される。もちろん、第１のトランジスタＴ１は、シングルゲート構造またはマルチゲート構造を有することができるが、これに限定されない。
【0062】
第２のトランジスタＴ２は、ダブルゲート構造を有することができ、第２のトランジスタＴ２のゲート２０２ｇは、第１のリセット信号線パターンＲＳＴ１に結合され、第２トランジスタＴ２のソースＳ２は第１初期化信号線パターンＶＩＮＴ１に結合され、第２のトランジスタＴ２のドレインＤ２は、第３のトランジスタＴ３のゲート２０３ｇに結合される。もちろん、第２のトランジスタＴ２は、シングルゲート構造またはマルチゲート構造を有することができるが、これに限定されない。
【0063】
データ書き込みトランジスタＴ４のゲート２０４ｇはゲートラインパターンＧＡに結合され、データ書き込みトランジスタＴ４のソースＳ４はデータラインパターンＤＡに結合され、データ書き込みトランジスタＴ４のドレインＤ４は３のトランジスタＴ３のソースＳ３に結合されている。例示的に、データ書き込みトランジスタＴ４のゲート２０４ｇに結合されたゲートラインパターンＧＡと、第１のトランジスタＴ１のゲート２０１ｇに結合されたゲートラインパターンＧＡは、異なるタイミング信号を伝送することができるが、これに限定されない。
【0064】
第５のトランジスタＴ５のゲート２０５ｇは発光制御信号線パターンＥＭに結合され、第５のトランジスタＴ５のソースＳ５は電源信号線パターンＶＤＤに結合され、第５のトランジスタＴ５のドレインＤ５は第３のトランジスタＴ３のソースＳ３に結合されている。
【0065】
第６トランジスタＴ６のゲート２０６ｇは発光制御信号線パターンＥＭに結合され、第６トランジスタＴ６のソースＳ６は第３トランジスタＴ３のドレインＤ３に結合され、第６トランジスタＴ６のドレインＤ６は発光素子Ｌのアノードに結合される。例示的に、第５のトランジスタＴ５のゲート２０５ｇに結合された発光制御信号線パターンＥＭと第６のトランジスタＴ６のゲート２０６ｇに結合された発光制御信号線パターンＥＭは、異なるタイミング信号を伝送することが制限される。
【0066】
第７のトランジスタＴ７のゲート２０７ｇは第２のリセット信号線パターンＲＳＴ２に結合され、第７のトランジスタＴ７のドレインＤ７は発光素子Ｌのアノードに結合され、第７のトランジスタＴ７のソースＳ７は、第２の初期化信号線パターンＶＩＮＴ２に結合されている。
【0067】
第１コンデンサＣｓｔの第１プレートＣｓｔ１は第３のトランジスタＴ３のゲート２０３ｇに結合され、第１コンデンサＣｓｔの第２プレートＣｓｔ２は電源信号線パターンＶＤＤに結合される。
【0068】
第２コンデンサＣ１の第１端（すなわち、第１プレートＣ１１）は、データ書き込みトランジスタの第１端（例えば、データラインパターンＤＡ）に結合され、第２コンデンサＣ１の第２端（例えば、第２のプレートＣ１２）は、電源信号線パターンＶＤＤに結合される。例えば、第２コンデンサＣ１の第１プレートＣ１１はデータラインパターンＤＡ及び／又はデータ書き込みトランジスタＴ４に結合され、第２コンデンサＣ１の第２プレートＣ１２は電源信号線パターンＶＤＤに結合される。
【0069】
オプションとして、第２コンデンサＣ１の第２プレートＣ１２は、電源信号線パターンＶＤＤに電気的に結合され、第２コンデンサＣ１の第１プレートＣ１１は、データラインパターンＤＡの下または上に延在する。これにより、第１のプレートＣ１２とベース基板上のデータラインパターンＤＡの正投影とが重なる。
【0070】
オプションとして、データ書き込みトランジスタＴ４の第１の端子は、データ書き込みトランジスタのソース（またはソース領域、たとえば、図３のＳ４）またはドレイン（またはドレイン領域、たとえば、図３のＤ４）であってもよく、またはゲート（例： 図３の ２０４ｇ）。なお、図３中のＳ及びＤは、説明を区別するための一種の図面符号に過ぎないことに留意されたい。
【0071】
必要に応じて、データ書き込みトランジスタＴ４の第１端は、データ書き込みトランジスタＴ４のソースとデータラインパターンＤＡとの間の接続構造であってもよい。
【0072】
図４に示すように、例示的に、上記構成のピクセル回路の動作時、動作サイクルの１つは、第１のリセット期間Ｐ１、書き込み補償期間Ｐ２、第２のリセット期間Ｐ３、及び発光期間Ｐ４を含む。
【0073】
第１のリセット期間Ｐ１では、第１のリセット信号線パターンＲＳＴ１により入力される第１のリセット信号が有効レベルであり、第２のトランジスタＴ２がターンオンされ、第１の初期化信号線パターンＶＩＮＴ１により伝送される初期化信号が第３のトランジスタＴ３ 第３のトランジスタＴ３のゲート２０３ｇに入力され、第３のトランジスタＴ３のゲート２０３ｇをリセットする。例えば、直前のフレームで第３のトランジスタＴ３に保持されたゲートソース間電圧Ｖｇｓをクリアする。
【0074】
書き込み補償期間Ｐ２では、第１リセット信号は非有効レベルであり、第２トランジスタＴ２はオフであり、ゲートラインパターンＧＡによって入力されるゲート走査信号は有効レベルであり、第１トランジスタＴ１とデータは書き込みトランジスタＴ４はオンに制御される。データラインパターンＤＡはデータ信号を書き込み、データ書き込みトランジスタＴ４を介して第３のトランジスタＴ３のソースＳ３に伝送すると同時に、第１のトランジスタＴ１及びデータ書き込みトランジスタＴ４がターンオンになり、第３のトランジスタＴ３がダイオード構造となるため、第１トランジスタＴ１、第３のトランジスタＴ３、およびデータ書き込みトランジスタＴ４が協働して、第３のトランジスタＴ３の閾値電圧補償を実現する。補償時間が十分に長い場合、第３のトランジスタＴ３のゲート２０３ｇの電位を最終的にＶｄａｔａ＋Ｖｔｈに達するように制御することができ、ここでＶｄａｔａはデータ信号の電圧値、Ｖｔｈは第３のトランジスタＴ３の閾値電圧を表す。
【0075】
第２のリセット期間Ｐ３では、ゲート走査信号は非有効レベルであり、第１のトランジスタＴ１及びデータ書き込みトランジスタＴ４は共にオフであり、第２のリセット信号線ＲＳＴ２から入力される第２のリセット信号は有効レベルである。第７のトランジスタＴ７がターンオンになるように制御し、第２の初期化信号線パターンＶＩＮＴ２により伝送される初期化信号を発光素子Ｌのアノードに入力して、発光素子Ｌを非発光に制御する。
【0076】
発光期間Ｐ４では、発光制御信号線パターンＥＭに書き込まれた発光制御信号が有効レベルであり、第５トランジスタＴ５および第６トランジスタＴ６がターンオンになるように制御され、電源信号がオンに制御される。これにより、電源信号線パターンＶＤＤによって伝送された第のトランジスタＴ３のソースＳ３に入力され、また、第３のトランジスタＴ３のゲート２０３ｇはＶｄａｔａ＋Ｖｔｈに維持されるため、第３のトランジスタＴ３はターンオンになる。第３のトランジスタＴ３に対応するソース電圧は、Ｖｄａｔａ＋Ｖｔｈ－ＶＤＤであり、ＶＤＤは、電源信号に対応する電圧値であり、ゲート－ソース間電圧に基づいて発生する漏洩電流は、対応する発光素子Ｌのアノードに流れ、対応する発光素子Ｌの発光を駆動する。
【0077】
なお、トランジスタがＰ型トランジスタである場合、有効レベルをローレベルとし、無効レベルをハイレベルとすることができる。トランジスタがＮ型トランジスタの場合、有効レベルをハイレベル、無効レベルをローレベルとすることができる。ピクセル回路のトランジスタは、Ｐ型トランジスタまたはＮ型トランジスタの両方であってもよいし、Ｐ型トランジスタおよびＮ型トランジスタの両方を含んでもよい。例えば、Ｔ３トランジスタはＰ型トランジスタであり、Ｔ１はＮ型トランジスタ。図４は、ピクセル回路の動作タイミングの単なる例示であり、ＲＳＴ１、ＲＳＴ２、Ｇａ、ＥＭ、Ｄａなどの信号は、ピクセルのトランジスタタイプおよび回路と実際の状態に応じて適応的に調整できることが理解できる。
【0078】
図５ａ～図５ｉに示すように、例示的に、上述のトランジスタアレイ層ＺＡを製造する場合、各フィルム層のレイアウトは以下のとおりである：半導体層４００およびゲート絶縁層９１０、第３の導電層３００、層間誘電体層９２０、第２の導電層２００、第１の層間絶縁層９３０、第１の導電層１００および第２層間絶縁層９４０は、ベース基板１０００から離れる方向に順次積層される。なお、ベース基板１０００と半導体層４００との間には、他の金属層や絶縁層が含まれていてもよい。例えば、ベース基板１０００と半導体層４００との間に少なくとも１層のバッファ層または有機絶縁層がさらに含まれる。例えば、バッファ層はシリコン酸化物またはシリコン窒化物であり、有機絶縁層はポリイミドまたである。
【0079】
図５ａから図５ｉ、図６ａ、および図７ａに示すように、半導体層４００は、ピクセル回路内の各トランジスタ内のチャネル領域（例えば、１０１ｐｇ～１０７ｐｇ）、ソース形成領域（例えば、１０１ｐｓ～１０７ｐｇ）、ドレイン形成領域（例：１０１ｐｄ～１０７ｐｄ）、接続形成領域（例：１０１ｐｘ、１０２ｐｘ）などを形成するために使用される。もちろん、必要に応じて他の構造を形成することもできる。低濃度不純物がドープされたＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）領域は、少なくとも１つのトランジスタのドレイン形成領域（１０１ｐｄ～１０７ｐｄなど）とトランジスタのチャネル領域（１０１ｐｇ～１０７ｐｇなど）との間に形成され、およびそのソース形成領域（例：１０１ｐｓ～１０７ｐｓ）とトランジスタのチャネル領域（例：１０１ｐｇ～１０７ｐｇ）との間に形成される。ここで、ソース形成領域及びドレイン形成領域に対応する半導体層４００は、ドーピング効果により、チャネル領域に対応する半導体層４００よりも導電性が良好である。オプションとして、半導体層４００は、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ，ＬＴＰＳ）である。半導体層４００は酸化物半導体材料（例えば、インジウムガリウム亜鉛（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ））を含む。半導体層４００は、低温多結晶酸化物材料（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ，ＬＴＰＯ）を含む。例えば、図３に示すように、Ｔ３の半導体層４００は、低温ポリシリコンＬＴＰＳであり、Ｔ１の半導体層４００は、酸化物半導体材料ＬＴＰＯを含む。
【0080】
なお、上記ソース形成領域、ドレイン形成領域及び接続形成領域は、半導体層にｎ型不純物又はｐ型不純物がドープされた導電領域であって、ソース形成領域、ドレイン形成領域および接続形成領域が電気的接続のための半導体層の接続構造となってもよい。例えば、ソース形成領域およびドレイン形成領域に対応する半導体層は、対応するトランジスタのソースまたはドレインとして直接機能してもよい。または、ソース電極をソース電極形成領域に接するように導電性材料（例えば金属材料）を用い、ドレイン電極をドレイン電極形成領域にするように接導電性材料（例えば金属材料）で形成してもよい。
【0081】
図５ａから図５ｉ、図６ｂ、および図７ｂに示すように、第３の導電層３００は、ピクセル回路内のトランジスタのゲート（２０１ｇ～２０７ｇなど）のゲートおよび表示パネルに含まれるゲートラインパターンＧＡ、発光制御信号線パターンＥＭ、第１のリセット信号線パターンＲＳＴ１、および第２のリセット信号線パターンＲＳＴ２の少なくとも１つの構造を形成するために使用される。オプションとして、ピクセル回路の第３のトランジスタＴ３のゲート２０３ｇは、当該ピクセル回路の第１のコンデンサＣｓｔの第１のプレートＣｓｔ１として多重化される。もちろん、ピクセル回路の第３のトランジスタＴ３のゲート２０３ｇは、当該ピクセル回路の第１コンデンサＣｓｔの第２プレートＣｓｔ２として多重化することもできる。
【0082】
図５ａから図５ｉ、図６ｃ、および図７ｃに示すように、第２の導電層２００は、複数の補助導電部ＷＤと、補助導電部ＷＤから間隔を置いて配置された複数のストレージ導電部ＷＣｓｔ２と、表示パネルに含まれる第１の初期化信号線パターンＶＩＮＴ１と第２の初期化信号線パターンＶＩＮＴ２を有する。ここで、サブピクセルは補助導電部分を含む。同じサブピクセルにおいて、第１端のベース基板１０００上の補助導電部分ＷＤの正投影と、ベース基板上の電源信号線パターンの正投影は重複領域を有し、ベース基板１０００上の補助導電性部分ＷＤの第２端部の正投影と、ベース基板１０００上のデータラインパターンの正投影とが重複領域を有する。オプションとして、補助導電部ＷＤは、電源信号線パターン、データラインパターン、およびタッチ電極と少なくとも部分的に重なる。
【0083】
また、サブピクセルは、第１のコンデンサＣｓｔの第２プレートＣｓｔ２を形成するためのストレージ導電部Ｃｓｔ２を含み、すなわち、ストレージ導電部Ｃｓｔ２は、第１のコンデンサＣｓｔの第２プレートＣｓｔ２として機能する。もちろん、ストレージ導電部Ｃｓｔ２は、第１のコンデンサＣｓｔの第１プレートＣｓｔ１を兼ねることもできる。補助導電部ＷＤの形状および構造は限定されず、規則なパターンを有する矩形または少なくとも１つの辺弧を有する不規則なパターンであってもよい。例示的に、補助導電部ＷＤの一端は、ロウ方向Ｆ４において補助導電部の他端まで延在する。
【0084】
図３、図５ａから図５ｉ、図６ｄ、図７ｄに示すように、第１の導電層１００は、クセル回路内の各トランジスタのソース（Ｓ１～Ｓ７など）、ドレイン（Ｄ１～Ｄ７など）および表示パネルに含まれるデータラインパターン（ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４、ＤＡ５など）と電源信号線パターンＶＤＤを形成するために使用されるである。オプションとして、電源信号線パターンＶＤＤの幅は、データラインパターン（例えば、ＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４、およびＤＡ５）の幅よりも大きい。図６ｄおよび図７ｄの接続線４０１、４０２、４０３、および４０４は、第１の導電層によって形成することができ、具体的なレイアウトが図５ａから図５ｉ、図６ｄ、および図７ｄに示されていることに留意されたい。
【0085】
もちろん、実際の応用においては、データラインパターンＤＡと電源信号線パターンＶＤＤは同一の導電層上に形成されなくてもよく、例えば、図７ｇおよび図７ｈに示すように、第１の導電層１００は積層された第１のサブ導電層１１１および第２のサブ導電層１１２含むことができる。第１のサブ導電層１１１と第２のサブ導電層１１２との間に第１のサブ絶縁層（図示せず）を備える。例示的に、接続線４０１、４０２、４０３、４０４のうち少なくとも１つは、データラインパターン（ＤＡ１、ＤＡ２など）または電源信号線パターンＶＤＤと同じ層に配置される。例えば、第１サブ導電層１１１上にデータラインパターン（ＤＡ１、ＤＡ２など）、接続線４０１、４０２、４０３を配置し、第２サブ導電層１１２上に電源信号線パターンＶＤＤを配置することができる。すなわち、データラインパターン（ＤＡ１、ＤＡ２など）と電源信号線パターンＶＤＤは、同一の導電層上に設けられていない。
【0086】
例示的に、データラインパターン（ＤＡ１、ＤＡ２など）が位置する第１のサブ導電層１１１は、電源信号線パターンＶＤＤが位置する第２サブ導電層よりもベース基板１０００に近い。
【0087】
例示的に、隣接する初期化信号線パターン間の接続構造としての接続線４０４は、サブピクセルまたは非表示領域に位置することができる。例えば、接続線４０４は、第１の初期化信号線パターンＶＩＮＴ１と第２の初期化信号線パターンＶＩＮＴ２とを接続する。
【0088】
より詳細には、引き続き図３、５ａから５ｉから７ｄを参照してください。第１のトランジスタＴ１のゲート２０１ｇは第１のチャネル領域１０１ｐｇと重なり、第１のトランジスタＴ１のソースＳ１は第１のソース形成領域１０１ｐｓに位置しており、第１のトランジスタＴ１のドレインＤ１は、第１ドレイン形成領域１０１ｐｄに位置している。
【0089】
第２のトランジスタＴ２のゲート２０２ｇは第２チャネル領域１０２ｐｇと重なり、第２のトランジスタＴ２のソースＳ２は第２ソース形成領域１０２ｐｓに位置し、第２のトランジスタＴ２のドレインＤ２は第２ドレイン形成領域１０２ｐｄに位置する。
【0090】
第３のトランジスタＴ３のゲート２０３ｇは第３チャネル領域１０３ｐｇと重なり、第３のトランジスタＴ３のソースＳ３は第３ソース形成領域１０３ｐｓに位置し、第３のトランジスタＴ３のドレインＤ３は第３ドレイン形成領域１０３ｐｄに位置する。
【0091】
データ書き込みトランジスタＴ４のゲート２０４ｇは第４のチャネル領域１０４ｐｇと重なり、データ書き込みトランジスタＴ４のソースＳ４は第４ソース形成領域１０４ｐｓに位置し、データ書き込みトランジスタＴ４のドレインＤ４は第４のドレイン形成領域１０４ｐｄに位置する。
【0092】
第５のトランジスタＴ５のゲート２０５ｇは第５のチャネル領域１０５ｐｇと重なり、第５のトランジスタＴ５のソースＳ５は第５ソース形成領域１０５ｐｓに位置し、第５のトランジスタＴ５のドレインＤ５は第５のドレイン形成領域１０５ｐｄに位置する。
【0093】
第６のトランジスタＴ６のゲート２０６ｇは第６のチャネル領域１０６ｐｇと重なり、第６のトランジスタＴ６のソースＳ６は第６のソース形成領域１０６ｐｓに位置し、第６のトランジスタＴ６のドレインＤ６は第６のドレイン形成領域１０６ｐｄに位置する。
【0094】
第７のトランジスタＴ７のゲート２０７ｇは第７のチャネル領域１０７ｐｇと重なり、第７のトランジスタＴ７のソースＳ７は第７のソース形成領域１０７ｐｓに位置し、第７のトランジスタＴ７のドレインＤ７は第７のドレイン形成領域１０７ｐｄに位置する。
【0095】
第３のトランジスタＴ３のゲート２０３ｇは第１のコンデンサＣｓｔの第１プレートＣｓｔ１として多重化され、第１のコンデンサＣｓｔの第２プレートＣｓｔ２は電源信号線パターンＶＤＤに結合される。
【0096】
オプションとして、コンデンサの導電部は補助導電部ＷＤを含み、補助導電部ＷＤは第２コンデンサＣ１の第２プレートＣ１２を含み、すなわち、補助導電部は部分的または完全に第２のコンデンサＣ１の第２のプレートＣ１２として機能することができる。例えば、同じサブピクセルにおいて、補助導電部ＷＤは第２のコンデンサＣ１の第２のプレートＣ１２として使用され、データラインパターンＤＡは第２のコンデンサＣ１の第１のプレートＣ１１として使用される。または、第２のコンデンサＣ１の第１電極板Ｃ１１と重複領域を有するデータラインパターンＤＡは、第２のコンデンサＣ１の第１のプレートＣ１１として使用される。
【0097】
図５ａから図５ｉ、図６ｅ、および図７ｅに示すように、第１の電極層５００は、発光素子Ｌの第１の電極（例えば、５１０、５２０、５３０、５４０）を形成するために使用される。例示的に、第１の電極は、発光素子Ｌのアノード（例えば、５１０、５２０、５３０、５４０）である。ピクセル定義層９５０は、複数の開口領域（例えば、ＫＫ１、ＫＫ２、ＫＫ３、およびＫＫ４）を含むことに留意されたい。ここで、１つの第１の電極は１つの開口領域に対応し、ベース基板１０００上の当該開口領域の正投影は、ベース基板１０００上の対応する第１の電極の正投影内に位置する。例えば、開口領域ＫＫ１は第１の電極５１０に対応し、開口領域ＫＫ２は第１の電極５２０に対応し、開口領域ＫＫ３は第１の電極５３０に対応し、開口領域ＫＫ４は第１の電極５４０に対応する。例示的に、第１の電極は、半導体層に直接電気的に接続されてもよいし、または、第１の導電層１００のような他の導電層を介して半導体層に電気的に接続されてもよい。
【0098】
図５ａ～図５ｉ、図６ｆ、および図７ｆに示すように、発光機能層６００は、発光素子Ｌの発光層を形成するために用いられる。例えば、第１色発光層６１０、第２色発光層６２０、第３色発光層６３０、第４色発光層６４０である。また、発光機能層６００は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等のフィルム層を含んでいてもよい。第１色発光層６１０、第２色発光層６２０、第３色発光層６３０、および第４色発光層６４０の境界は重なっていても、重なっていなくてもよい。例えば、第１色発光層６１０、第２色発光層６２０、第３色発光層６３０、第４色発光層６４０のうちの少なくとも２つが重複領域を有する。例えば、第１色発光層６１０の境界は、第２色発光層６２０まで延びている。
【0099】
図２に示すように、例示的に、封止層ＦＢは、ＦＢ１、ＦＢ２、およびＦＢ３の少なくとも１つ以上の層を含むことができ、ＦＢ１、ＦＢ２、およびＦＢ３の少なくとも１つは、無機、有機、または有機無機複合材料である。無機材料は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯＸ）、酸窒化ケイ素（ＳｉＯＮ）のうちの少なくとも１つであり、有機材料は、ポリイミド（ＰＩ）である。例えば、封止層ＦＢは、積層された第１の無機封止層ＦＢ１、有機封止層ＦＢ２、および第２の無機封止層ＦＢ３を含むことができる。ここで、有機封止層ＦＢ２は、バリア１１０の内周に位置し、かつ、表示領域ＡＡ、バリア１１０およびバリア１１０周辺領域を覆う。ここで、ベース基板１０００上の第１の無機封止層ＦＢ１と、ベース基板１０００上の第２の無機封止層ＦＢ３の正投影は重なる。このように、第１の無機封止層ＦＢ１および第２の無機封止層ＦＢ３をバリア１１０の周辺領域まで延在することにより、有機封止層ＦＢおよび表示領域は、水分および酸素をより遮断することができる。
【0100】
図２、図６ｇ、図８ａ、および図８ｂに示すように、タッチ電極８００は、交差配置された複数の第１のタッチ電極８１０および複数の第２のタッチ電極８２０を含む。ベース基板１０００上のタッチ電極８００正投影の形状はグリッド状である。例示的に、ベース基板１０００上のタッチ電極８００の正投影と、ベース基板１０００上の開口領域（例えば、ＫＫ１、ＫＫ２、ＫＫ３、ＫＫ４）の正投影とが重ならない。表示パネルにおいて、タッチ電極８００は、例えば、表示パネルの一部の表示領域において、複数の第１のタッチ電極８１０および第２のタッチ電極８２０のうちの少なくとも１つであり得ることを理解することができる。例えば、表示パネルの一部のサブピクセル領域にある。例えば、第１色、第２色、第３色、および第４色は、少なくとも部分的にサブピクセル領域に対応し、タッチ電極は、複数の第１のタッチ電極８１０または複数の第２のタッチ電極８２０のみを含む。
【0101】
例示的に、複数の第１のタッチ電極８１０は同じ導電フィルム層に配置され、複数の第２のタッチ電極８２０は同じ導電フィルム層に配置される。また、第１のタッチ電極８１０が位置する層は、ベース基板１０００から離れる封止層ＦＢ側であり、第２のタッチ電極８２０が位置する層は、パッケージ層ＦＢの層側に位置する。第１のタッチ電極８１０が位置する層は、ベース基板１０００から離れる第２のタッチ電極８２０側に位置する。そして、第１のタッチ電極８１０が位置する層と第２のタッチ電極８２０が位置する層との間に電極絶縁層８３０が設けられる。例示的に、電極絶縁層８３０は、表示領域に位置し、表示領域を覆うことができる。また、電極絶縁層８３０は、表示領域だけでなく非表示領域も覆っていてもよい。または、電極絶縁層８３０の端部は、２つのバリアＢＫの間に位置する。もちろん、実際の応用においては、実際の応用に合わせて設計することができ、これに限定されるものではない。
【0102】
例示的に、第１のタッチ電極８１０と封止層ＦＢとの間に、１つ以上の絶縁層（図示せず）が提供され得る。少なくとも１つの絶縁層は、無機、有機または有機－無機複合材料とすることができ、無機材料は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯＸ）、酸窒化シリコン（ＳｉＯＮ）などのうちの少なくとも１つとすることができる。有機材料は、ポリアミド（ＰＩ）などにすることができる。例えば、第１のタッチ電極８１０と封止層ＦＢ３との間に少なくとも１つのタッチ電極基板が提供され、材質は窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯＸ）またはポリイミド（ＰＩ）である。
【0103】
例示的に、タッチ電極基板は、表示領域に位置し、表示領域を覆うことができる。また、電極絶縁層８３０は、表示領域だけでなく非表示領域も覆っていてもよい。または、タッチ電極基板の端部が２つのバリアＢＫの間に位置する。もちろん、実際の応用においては、実際の応用に合わせて設計することができ、これに限定されるものではない。
【0104】
いくつかの例では、図８ａに示すように、ベース基板１０００上の第１のタッチ電極８１０の正投影およびベース基板１０００上の第２のタッチ電極８２０の正投影の形状は、ストリップ状であり得る。第１のタッチ電極８１０および第２のタッチ電極８２０が交差配置されているため、ベース基板１０００上の第１のタッチ電極８１０の正投影と、ベース基板１０００上の第２のタッチ電極８２０の正投影とをグリッド状に形成することができる。または、図８ｂに示すように、ベース基板１０００上の第１のタッチ電極８１０の正投影およびベース基板１０００上の少なくとも１一部の第２のタッチ電極８２０の正投影の形状は、グリッド状であってもよい。
【0105】
例示的に、第１のタッチ電極８１０と第２のタッチ電極８２０は交差配置され、ベース基板１０００上の第１のタッチ電極８１０の正投影と、ベース基板１０００上の第２のタッチ電極８２０の正投影とがグリッド状に形成される。または、第１のタッチ電極８１０と第２のタッチ電極８２０の少なくとも一部が重なっており、ベース基板１０００上の第１のタッチ電極８１０の正投影と、ベース基板１０００上の第２のタッチ電極８２０の正投影は、重なる。
【0106】
もちろん、本出願はこれに限定されないが、これを含む。実際の応用では、実際の応用の要件に応じて設計できるが、これに限定されない。図８ｂに示される第２のタッチ電極８２０は、説明のための例として取り上げられる。
【0107】
いくつかの例では、図８ｃおよび図８ｄに示すように、第１のタッチ電極８１０は、第１のブリッジ部８１１によって電気的に接続される。ここで、第１のブリッジ部８１１の第１端は、電極絶縁層８３０を貫通するビア８３１を通じて第１のタッチ電極８１０に電気的に接続され、第１のブリッジ部８１１の第２端は、電極絶縁層８３０を貫通するビア８３２を通じて他の別の第１のタッチ電極８１０に電気的に接続される。同様に、図８ｃおよび図８ｄに示すように、第２のタッチ電極８２０は、第２ブリッジ部８２１によって電気的に接続される。ここで、第２ブリッジ部８２１の第１端は、電極絶縁層８３０を貫通するビアを通じて第２のタッチ電極８２０に電気的に接続され、第２ブリッジ部８２１の第２端は電極絶縁層８３０を貫通するビアを通じて、別の第２のタッチ電極８２０に電気的に接続される。
【0108】
発光素子は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）および量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ，ＱＬＥＤ）のうちの少なくとも１つなどのエレクトロルミネセントダイオードとして構成され得ることに留意されたい。発光素子は、積層された第１の電極５００（例えば、発光素子のアノード）と、発光機能層６００と、第２電極７００（例えば、発光素子のカソード）とを含んでもよい。もちろん、本出願はこれに限定されないが、これを含む。実際の応用では、実際の応用の要件に応じて設計できるが、これに限定されない。
【0109】
実際の応用では、第３の導電層３００、第２の導電層２００、第１の導電層１００、第２のタッチ電極８２０、および第１のタッチ電極８１０の材料は、同じでも異なっていてもよい。第３の導電層３００、第２の導電層２００、第１の導電層１００、第２のタッチ電極８２０、および第１のタッチ電極８１０のうちの少なくとも１つは、金属材料、合金材料、または金属などの他の導電材料を含む。金属は、例えば、アルミニウム（ＡＬ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、モリブデンニオブ合金、アルミニウム・ネオジム合金、グラフェン等の少なくとも１つである。
【0110】
オプションとして、第３の導電層３００、第２の導電層２００、第１の導電層１００、第２のタッチ電極８２０、および第１のタッチ電極８１０のうちの少なくとも１つは、単層構造を形成するか、又はモリブデン／アルミニウム／モリブデン、チタン／アルミニウム／チタン材料の副層を形成した積層構造を形成する。
【0111】
オプションとして、第３の導電層３００、第２の導電層２００、第１の導電層１００、第２のタッチ電極８２０、および第１のタッチ電極８１０の少なくとも１つの厚さは、１００ｎｍから５００ｎｍの範囲である。
【0112】
例示的に、第３の導電層３００、第２の導電層２００、および第１の導電層１００は、金属アルミニウム（ＡＬ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などのうちの少なくとも１つから選択されてもよい。または、第２のタッチ電極８２０および第１のタッチ電極８１０の少なくとも１つは、チタン／アルミニウム／チタンの副層を形成することによって得られる積層構造である。または、第２のタッチ電極８２０および第１のタッチ電極８１０の材料の少なくとも一方はグラフェンを含む。導電層の表面反射率が高いため、例えば金属モリブデン材料の表面反射率が高いため、第２のコンデンサＣ１に外光や発光機能層が発する光を反射させやすい。これは、隣接する開口部領域に６００°入り、発光のクロストークや光の混合効果が低下するという問題がある。
【0113】
これを考慮して、本出願の実施形態は、いくつかの表示パネルを提供する。図５ａから図５ｉから図７ｆに示すように、表示パネルは、重複ユニットを含み、重複ユニットは、複数のサブピクセルを含み得る。例えば、複数のサブピクセルは、第１色サブピクセル、第２色サブピクセル、および第３色サブピクセルを含むことができる。言い換えれば、重複ユニットは、第１色のサブピクセル、第２色サブピクセル、および第３色サブピクセルを含むことができる。このように、表示パネルは、第１色サブピクセル、第２カラーサブピクセル、および第３色サブピクセルを光混合に使用して、カラー表示を実現することができる。いくつかの例では、第１色、第２色、および第３色は、赤、緑、および青から選択することができる。たとえば、第２色は赤、第１色は緑、第３色は青である。もちろん、本出願の実施形態は、これに限定されないが、これを含む。上記の第１色、第２色、および第３色は、他の色であってもよい。
【0114】
必要に応じて、重複ユニットは、第４色サブピクセルも含む。このように、表示パネルは、第１色サブピクセル、第２色サブピクセル、第３色サブピクセル、および第４色サブピクセルを光混合に使用して、カラー表示を実現することができる。いくつかの例では、第４色のサブピクセルは、緑のサブピクセル、または白のサブピクセル、または黄色のサブピクセル、または本明細書に限定されない他の色であり得る。
【0115】
以下、重複ユニットは、第１色サブピクセル、第２色サブピクセル、第３色サブピクセル、および第４色サブピクセルを含み、第１色および第４色は緑であり、第２色は、赤、そして第３色は青である。例として青を取り上げる。
【0116】
いくつかの例では、図５ａから５ｉから７ｆに示すように、第１色サブピクセルは、前述の実施形態のいずれかのピクセル回路、第１の電極５１０、第１色発光層６１０、および開口部ＫＫ１を備える。ここで、ベース基板１０００上の第１カラー発光層６１０の正投影は、ベース基板１０００上の第１色サブピクセルの開口領域ＫＫ１の正投影を覆い、第１色サブピクセルは開口領域ＫＫ１を含む。一例として、開口領域ＫＫ１は、第１色サブピクセルの発光領域として使用され得る。
【0117】
また、第２色サブピクセルは、上述の実施形態のいずれかのピクセル回路、第１の電極５２０、第２色発光層６２０、および開口領域ＫＫ２を有する。ここで、ベース基板１０００上の第２色発光層６２０の正投影は、ベース基板１０００上の第２色サブピクセルの開口領域ＫＫ２における開口領域ＫＫ２の正投影を覆う。一例として、開口領域ＫＫ２は、第２色サブピクセルの発光領域として使用されてもよい。
【0118】
また、第３色サブピクセルは、上記実施形態のいずれかのピクセル回路と、第１の電極５３０と、第３色発光層６３０と、開口領域ＫＫ３とを有する。ここで、ベース基板１０００上の第３色発光層６３０の正投影は、ベース基板１０００上の第３色サブピクセルの開口領域ＫＫ３の正投影を覆い、第３色サブピクセルの発光領域は開口領域ＫＫ３を含む。一例として、開口領域ＫＫ３は、第３色サブピクセルの発光領域として使用されてもよい。
【0119】
また、第４色サブピクセルは、上記実施形態のいずれかのピクセル回路と、第１の電極５４０と、第４色発光層６４０と、開口領域ＫＫ４とを有する。ここで、ベース基板１０００上の第４色発光層６４０の正投影は、ベース基板１０００上の第４色サブピクセルの開口領域ＫＫ４の正投影を覆い、第４色サブピクセルの発光領域は開口領域ＫＫ４を含む。例示的に、開口領域ＫＫ４は、第４色サブピクセルの発光領域として使用され得る。
【0120】
ここで、第１色サブピクセルにおける開口領域ＫＫ１の面積は、第３色サブピクセルにおける開口領域ＫＫ３の面積よりも小さい。第２色サブピクセルにおける開口領域ＫＫ２の面積は、第３色サブピクセルにおける開口領域ＫＫ３の面積よりも小さい。第４色サブピクセルにおける開口領域ＫＫ４の面積は、第３色サブピクセルにおける開口領域ＫＫ３の面積よりも小さい。
【0121】
例えば、緑発光素子と赤発光素子の発光効率が青色発光素子よりも高い場合、隣接するサブピクセルへの影響が大きくなるため、青サブピクセルの開口領域の面積よりも緑サブピクセルの開口領域の面積を小さくする。赤サブピクセルの開口領域の面積は青サブピクセルの開口領域の面積よりも小さいため、青光の放出を向上させることができる。さらに、これにより、緑のサブピクセルと赤のサブピクセルの第２のコンデンサＣ１も、開口領域によって遮られない部分が多くなり、第２のコンデンサＣ１の露出が増え、発光干渉と光混合効果の低下問題が発生する。
【0122】
具体的には、本出願の実施形態において、図３から図６ｇに示すように、トランジスタアレイ層は複数のコンデンサ導電部Ｒを含み、サブピクセルの少なくとも一部はコンデンサ導電部Ｒを含む。ここで、同じサブピクセルにおいて、コンデンサ導電部Ｒと電源信号線パターンＶＤＤおよび／又はデータラインパターンとの間に重複領域がある。例えば、同一のサブピクセル内において、コンデンサ導電部Ｒ、電源信号線パターンＶＤＤおよびデータラインパターン間には重複領域が存在する。または、同一サブピクセル内において、コンデンサ導電部Ｒと電源信号線パターンＶＤＤとが重複領域がある。または、同一サブピクセル内において、コンデンサ導電部Ｒとデータラインパターンとが重複領域がある。オプションとして、コンデンサ導電部Ｒと電源信号線パターンＶＤＤとの重なり面積は、コンデンサ導電部ＲとデータラインパターンＤＡとの重なり面積よりも大きい。
【0123】
具体的には、本出願の実施形態において、図３から図６ｇに示すように、ベース基板１０００上の第１色サブピクセルにおけるコンデンサ導電部Ｒの正投影およびベース基板１０００上のタッチ電極（例えば、第２のタッチ制御電極８２０）の正投影は、第１の補助重なり面積Ｓ１を有する。ベース基板１０００上の第２色サブピクセルにおけるコンデンサ導電部Ｒの正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第２の補助重なり面積Ｓ２を有する。ベース基板１０００上の第３色サブピクセルにおけるコンデンサ導電部Ｒの正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第３の補助重なり面積Ｓ３を有する。ベース基板１０００上の第４色サブピクセルにおけるコンデンサ導電部Ｒの正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第４の補助重なり面積Ｓ４を有する。ここで、第１の補助重なり面積Ｓ１、第２の補助重なり面積Ｓ２、および第４補助重なり面積Ｓ４の少なくとも１つは、第３の補助重なり面積Ｓ３よりも大きい。例えば、第１の補助重なり面積Ｓ１は第２の補助重なり面積Ｓ２より大きく、第２の補助重なり面積Ｓ２は第３の補助重なり面積Ｓ３よりも大きく、または、第１の補助重なり面積Ｓ１は第２の補助重なり面積Ｓ２よりも大きく、かつ第２の補助重なり面積Ｓ２が第３の補助重なり面積Ｓ３と等しい。または第１の補助重なり面積Ｓ１が第２の補助重なり面積Ｓ２とほぼ等しく、第２の補助重なり面積Ｓ２が第３の補助重なり面積Ｓ３よりも大きい。このように、タッチ電極８００によって第２のコンデンサＣ１を遮蔽することができるので、第２のコンデンサＣ１に起因する発光干渉および光混合効果不良の問題を改善することができる。
【0124】
例示的に、図３から図６ｇに示すように、トランジスタアレイ層ＺＡは、複数のデータラインパターン（ＤＡ１、ＤＡ２など）と複数の電源信号線パターン（ＶＤＤなど）を含み、トランジスタアレイ層ＺＡは、複数の複数のコンデンサ導電部Ｒを含む。サブピクセルは、コンデンサ導電部Ｒを含み、コンデンサ導電部Ｒは、電源信号線パターンＶＤＤおよび／又はデータラインパターンＤＡと重なり、例えば、複数のコンデンサ導電部Ｒは、第２の導電層２００上に形成される。もちろん、第１の導電層等の他の導電層上に形成することもできる。
【0125】
オプションとして、コンデンサ導電部Ｒの少なくとも一部と電源信号線パターンＶＤＤまたはデータラインパターンＤＡがコンデンサを形成する。つまり、コンデンサ導電部Ｒと電源信号線パターンＶＤＤまたはデータラインパターンＤＡとの間に少なくとも１つの絶縁層がある。例えば、コンデンサの導電部分Ｒは、第２のコンデンサＣ１のコンデンサプレートを形成する。具体的には、コンデンサの導電部の一部または全部が、第２のコンデンサの第１のプレートＣ１１または第２のプレートＣ１２を構成する。
【0126】
オプションとして、コンデンサ導電部Ｒは、弧状または不規則なパターンであってもよい。
【0127】
オプションとして、コンデンサ導電部Ｒは、第２の導電層２００上に形成された補助導電部ＷＤを含み、補助導電部ＷＤは、データラインパターン（例えば、ＤＡ１、ＤＡ２）の下に位置し、補助導電部の第１端は、電源信号線パターンＶＤＤに接続される。例えば：補助導電部ＷＤの第１端は第１の層間絶縁層９３０のビアを介して電源信号線パターンＶＤＤに接続される。補助導電部ＷＤの第２端はデータラインパターンの下までに延在する。補助導電部ＷＤと電源信号線パターンおよび／又はデータラインパターンとが重複領域を有する。すなわち、この時、第２のコンデンサＣ１の第２のプレートＣ１２は補助導電部ＷＤ上に形成され、第２のコンデンサＣ１の第１のプレートは、サブピクセルに対応するデータラインパターンＤＡ（例えば、ＤＡ１、ＤＡ２）上に形成される。または、第２のコンデンサＣ１の第１のプレートは、補助導電部ＷＤと重複領域を有するサブピクセルに対応するデータラインパターンＤＡ（例えば、ＤＡ１、ＤＡ２）上に形成される。
【0128】
オプションとして、コンデンサ導電部Ｒは第２の補助導電部ＷＮ２（図示せず）をさらに含むことができ、第２の補助導電部ＷＮ２は第２の導電層２００上に形成され、第２の補助導電部ＷＮ２はサブピクセルに対応するデータラインパターン（例えば、ＤＡ１，ＤＡ２）下に形成される。第２の補助導電部ＷＤ２の第１端は、各サブピクセルに対応するデータラインパターン（例えば、データラインパターンＤＡ１）に接続され、例えば、第２の補助導電部ＷＤ２の第１端は、第１の層間絶縁層９３０のビアを通じて各サブピクセルに対応するデータラインパターン（例えば、データラインパターンＤＡ１）に接続される。第２の補助導電部ＷＮ２の第２端は、電源信号線パターンの下に延在し、第２の補助導電部ＷＮ２と電源信号線パターンおよび／またはデータラインパターンとの間に重複領域がある。すなわち、このとき、第２のコンデンサＣ１の第１のプレートは、第２の補助導電部ＷＤ２上に形成され、第２のコンデンサＣ１の第２のプレートは、電源信号線パターンＶＤＤである。または、第２のコンデンサＣ１の第２のプレートは、第２の補助導電部ＷＤ２と重複領域を有するサブピクセルに対応する電源信号線パターンＶＤＤ上に形成される。
【0129】
理解を容易にするために、以下の実施形態の少なくとも一部は、コンデンサ導電部Ｒを補助導電部ＷＤとして例に挙げて説明される。一例として、第１色サブピクセルにおける開口領域ＫＫ１の面積は、第３色サブピクセルにおける開口領域ＫＫ３の面積よりも小さいので、第１色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域により遮られる部分がより少ないが、第３色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域により遮られる部分がより多い。これにより、第１色サブピクセルにおけるコンデンサ導電部Ｒの発光効果がより強くなる。本出願の実施形態において、第１の補助重なり面積Ｓ１を第３の補助重なり面積Ｓ３より大きくすることにより、タッチ電極８００によってより遮蔽される第１色サブピクセルにおけるコンデンサ導電部Ｒの部分はより多くなり、第１色サブピクセルにおけるコンデンサ導電部Ｒによる発光干渉や光混合効果不良の問題を解決する。
【0130】
一例として、第２色サブピクセルにおける開口領域ＫＫ２の面積は、３色目のサブピクセルにおける開口領域ＫＫ３の面積よりも小さいため、第２色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域によって遮られる部分が少ないが、第３色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域によりさらに遮られれる部分が多いため、第２色サブピクセルにおけるコンデンサ導電部Ｒはより強い発光効果を持つ。本出願の実施形態において、第２の補助重なり面積Ｓ２を第３の補助重なり面積Ｓ３より大きくすることにより、第２色サブピクセルにおけるコンデンサ導電部Ｒをタッチ電極８００により多く遮られることができ、第２色サブピクセルにおけるコンデンサ導電部Ｒによる発光干渉や光混合効果不良の問題を改善する。
【0131】
一例として、第４色サブピクセルにおける開口領域ＫＫ４の面積は、第３色サブピクセルにおける開口領域ＫＫ３の面積よりも小さいため、第４色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域によって遮られる部分が少ないが、第３色サブピクセルにおけるコンデンサ導電部Ｒは、開口領域によって遮られる部分が多いため、第４色サブピクセルにおけるコンデンサ導電部Ｒはより強い発光効果を持つ。本出願の実施形態において、第４の補助重なり面積Ｓ４を第３の補助重なり面積Ｓ３よりも大きくすることにより、第４の色サブピクセルにおけるコンデンサ導電部Ｒは、タッチ電極８００により多く遮られることができ、それにより４色サブピクセルにおけるコンデンサ導電部Ｒによる発光干渉と光混合効果の低下の問題を改善する。
【0132】
具体的には、本出願の実施形態において、図６ｅに示すように、第１色サブピクセルにおける開口領域ＫＫ１の面積は、第２色サブピクセルにおける開口領域ＫＫ２の面積よりも小さくすることができる。例えば、緑サブピクセルの開口領域の面積は、赤サブピクセルの開口領域の面積よりも小さくてもよい。このように、第１色サブピクセルを第２色サブピクセルと比較して、コンデンサ導電部Ｒは、開口領域によって遮られる部分が少ないが、本出願の実施形態において、第１の補助重なり面積Ｓ１は、第２の補助重なり面積Ｓ２とほぼ等しいか、または、第１の補助重なり面積Ｓ１が第２の補助重なり面積Ｓ２より大きいため、第１色サブピクセルを第２色サブピクセルと比較して、コンデンサ導電部Ｒはタッチ電極８００により多く遮られることができ、その結果、第１色サブピクセルにおけるコンデンサ導電部Ｒに起因する発光干渉および不十分な光混合効果がさらに低減される。
【0133】
具体的には、本出願の実施形態において、第１色サブピクセルの開口領域ＫＫ１の面積は１００μｍ2～１３０μｍ2であり、開口領域ＫＫ１の形状は限定されない。それは多角形、長方形、正方形、菱形、楕円、円などである。もちろん、少なくとも２つの円弧セグメントと１つの直線セグメントで構成される閉じた図形など、他の不規則なパターンでもよい。例えば、第１色サブピクセルの開口領域ＫＫ１は長方形であり、第１辺の長さは１２μｍ～１３μｍであり、第１色サブピクセルの開口領域ＫＫ１の第２辺の長さは９μｍ～１０μｍである。
【0134】
オプションとして、第１色サブピクセルの開口領域ＫＫ１の開口領域は、１０＊１０μｍ2～１２＊１０μｍ2または１１＊１０μｍ2～１２＊１０μｍ2である。オプションとして、さらに、第１色サブピクセルの開口領域ＫＫ１の開口領域は、１３＊９μｍ2～１２＊１０μｍ2である。例えば、第１色サブピクセルの開口領域面積ＫＫ１の面積は１３＊９μｍ2（長さ×横）であり、または第１色サブピクセルの開口領域面積ＫＫ１の面積は、 １２＊１０ μｍ2（長さ＊幅）である。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0135】
具体的には、本出願の実施形態において、第２色サブピクセルの開口領域ＫＫ２の面積は、１２０μｍ2～２００μｍ2であり、開口領域ＫＫ２の形状は、限定されない。例えば、それは多角形、長方形、正方形、菱形、楕円、円などである。もちろん、少なくとも２つの円弧セグメントと１つの直線セグメントで構成される閉じた図形など、他の不規則なパターンでもよい。例えば、第２色サブピクセルの開口領域ＫＫ２は、一辺の長さが１３μｍ～１５μｍの正方形である。オプションとして、第２色サブピクセルの開口領域ＫＫ２の開口面積は、１３＊１０μｍ2～１９＊１０μｍ2または１３＊１５μｍ2～１８＊１１μｍ2である。オプションとして、第１色サブピクセルの開口領域ＫＫ１の開口面積は、１３＊１３μｍ2～１４＊１４μｍ2であってもよい。例えば、第２色サブピクセルの開口領域ＫＫ２の面積は１３＊１３μｍ2であってもよいし、第２色サブピクセルの開口領域ＫＫ２の面積は１４＊１４μｍ2であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0136】
具体的には、本出願の実施形態において、第３色サブピクセルの開口領域ＫＫ３の面積は１８０μｍ2～２３０μｍ2であり、開口領域ＫＫ３の形状は限定されない。それは多角形、長方形、正方形、菱形、楕円、円などである。もちろん、少なくとも２つの円弧セグメントと１つの直線セグメントで構成される閉じた図形など、他の不規則なパターンでもよい。例えば、第３色サブピクセルの開口領域ＫＫ３は長方形であり、第１辺の縦は１５μｍ－１６μｍであり、第１色サブピクセルの開口領域ＫＫ１の第２辺の縦は１３μｍ－１４μｍである。オプションとして、第３色サブピクセルの開口領域ＫＫ３の開口面積は、１８＊１０μｍ2～２３＊１０μｍ2または２０＊１０μｍ2～２２＊１０μｍ2である。オプションとして、第１色サブピクセルの開口領域ＫＫ１の開口面積は、１５＊１３μｍ2～１６＊１４μｍ2（縦×幅）であってもよい。例えば、第３色サブピクセルの開口領域ＫＫ３の面積は、１５＊１３μｍ2（長さ×横）であってもよい。または、第３色サブピクセルの開口領域ＫＫ３の面積は、１６＊１３μｍ2（長さ×横）であってもよい。または、第３色サブピクセルの開口領域ＫＫ３の面積は、１６＊１４μｍ2（長さ×横）であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0137】
具体的には、本出願の実施形態において、第４色サブピクセルの開口領域ＫＫ４の面積は１００μｍ2～２３０μｍ2であり、開口領域ＫＫ４の形状は、限定されない。例えば、それは多角形、長方形、正方形、菱形、楕円、円などである。もちろん、少なくとも２つの円弧セグメントと１つの直線セグメントで構成される閉じた図形など、他の不規則なパターンでもよい。例えば、第４色サブピクセルの開口領域は楕円形であり、面積は１００μｍ2～１３０μｍ2である。または、第４色サブピクセルの開口領域ＫＫ４は長方形であり、第１辺の長さは１２μｍ－１３μｍである、第４色サブピクセルの開口領域ＫＫ４の第２辺の長さは９μｍ～１０μｍである。オプションとして、第１色サブピクセルの開口領域ＫＫ１の開口面積は、１３＊９μｍ2～１２＊１０μｍ2である。例えば、第４色サブピクセルの開口領域面積ＫＫ４の面積は１３＊９μｍ2（長さ×横）であってもよいし、第４色サブピクセルの開口領域ＫＫ４の面積は、１２＊１０μｍ2（縦＊幅）である。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0138】
具体的には、本出願の実施形態において、第１の補助重なり領域Ｓ１は、３μｍ2～４０μｍ2であってもよい。オプションとして、第１の補助重なり面積Ｓ１は、６μｍ2～２０μｍ2であってもよい。例えば、第１の補助重なり領域Ｓ１は３μｍ2であってもよい。または、第１の補助重なり面積Ｓ１は、６μｍ2であってもよい。または、第１の補助重なり面積Ｓ１は、１０μｍ2であってもよい。または、第１の補助重なり面積Ｓ１は、２０μｍ2であってもよい。または、第１の補助重なり面積Ｓ１は、３０μｍ2であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0139】
特定の実施において、本出願の実施形態において、第２の補助重なり面積Ｓ２は、０～１０μｍ2であり得る。オプションとして、第２の補助重なり面積Ｓ２は、０～５μｍ2であってもよい。例えば、第２の補助重なり面積Ｓ２は０μｍ2であってもよい。または、第２の補助重なり面積Ｓ２は、５μｍ2であってもよい。または、第２の補助重なり面積Ｓ２は、１０μｍ2であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0140】
特定の実施において、本出願の実施形態において、第３の補助重なり面積Ｓ３は、０～６μｍ2であり得る。オプションとして、第３の補助重なり面積Ｓ３は、０～３μｍ2であってもよい。例えば、第３の補助重なり面積Ｓ３は０μｍ2であってもよい。または、第３の補助重なり面積Ｓ３は、３μｍ2であってもよい。または、第３の補助重なり面積Ｓ３は、６μｍ2であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0141】
特定の実施において、本出願の実施形態において、第４の補助重なり面積Ｓ４は、０～４０μｍ2であり得る。オプションとして、第４の補助重なり面積Ｓ４は、０～１５μｍ2であってもよい。例えば、第４補助重なり面積Ｓ４は０μｍ2であってもよい。または、第４の補助重なり面積Ｓ４は、５μｍ2であってもよい。または、第４の補助重なり面積Ｓ４は、１５μｍ2であってもよい。または、第４補助重なり面積Ｓ４は、第１の補助重なり面積Ｓ３、第２の補助重なり面積Ｓ２、および第３の補助重なり面積Ｓ３のうちの少なくとも１つとほぼ等しい、または、第４補助重なり面積Ｓ４は、第１の補助重なり面積Ｓ３、第２の補助重なり面積Ｓ２、および第３の補助重なり面積Ｓ３のうちの少なくとも１つと等しい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0142】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｇに示すように、第１色サブピクセルにおける開口領域ＫＫ１の面積は、第４色サブピクセルにおける開口領域ＫＫ４の面積よりも大きくすることができる。また、第１色サブピクセルにおける開口領域ＫＫ１の面積と第４色サブピクセルにおける開口領域ＫＫ４の面積をほぼ等しくすることも可能である。これらは、実際の応用要件に従って設計および決定することができ、ここに限定されるものではない。
【0143】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｇに示されるように、第２の導電層２００は、コンデンサ導電部分Ｒ（ＷＤ）を含むことができる（紹介する例として、補助導電部ＷＤをコンデンサ導電部Ｒとして取り上げる）。例えば、第１の補助重なり面積Ｓ１は、ベース基板１０００上の第１色サブピクセルにおける補助導電部の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との重なり面積を含むことができる。第２の補助重なり面積Ｓ２は、ベース基板１０００上の第２色サブピクセルにおける補助導電部の正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との重なり面積を含むことができる。第３の補助重なり面積Ｓ３は、ベース基板１０００上の第３色サブピクセルにおける補助導電部の正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との重なり面積を含むことができる。第４の補助重なり面積Ｓ４は、ベース基板１０００上の第４色サブピクセルにおける補助導電部の正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との重なり面積を含むことができる。このように、補助導電部をタッチ電極（例えば、第２のタッチ電極８２０）によって遮蔽することができるので、補助導電部によって反射される光による反射光による光の干渉と不十分な光混合効果の問題を解決することができる。
【0144】
特定の実施において、本出願の一実施形態において、図５ａから５ｉから９ｃに示すように、第１色サブピクセルにおける補助導電部ＷＤは、第１の補助露出部ＷＤ１を含む。ベース基板１０００上の第１の補助露出部ＷＤ１の正投影は、ベース基板１０００上のデータラインパターンＤＡ２および電源信号線パターンＶＤＤのそれぞれの正投影と重ならない。第１の補助重なり面積Ｓ１は、ベース基板１０００上の第１の補助露出部ＷＤ１の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との第１の補助サブ重なり面積Ｓ１１を含むことができる。
【0145】
例示的に、第１色サブピクセルにおいて、ベース基板１０００上の第１の補助露光部ＷＤ１の正投影は、ベース基板１０００上のデータラインパターンＤＡ２と電源信号線パターンＶＤＤの正投影の間に位置する。
【0146】
オプションとして、ベース基板１０００上の第１の補助露光部分ＷＤ１の正投影は、ベース基板１０００上の電源信号線パターンＶＤＤ正投影側のから離れたベース基板１０００上のデータラインパターンＤＡ２の正投影上に位置することができる。または、ベース基板１０００上の第１の補助露光部ＷＤ１の正投影は、ベース基板１０００上のデータラインパターンＤＡ２から離れたベース基板１０００上の電源信号線パターンＶＤＤの正投影側に位置してもよい。
【0147】
第１の補助露光部ＷＤ１は、第１の補助露光部の第１領域ＷＤ１１（図示せず）、第１の補助露光部の第２領域ＷＤ１２（図示せず）、および第１の補助露光部の第３領域ＷＤ１３を含むことができる。第１の補助露出部の第１領域ＷＤ１１は、ベース基板１０００上の補助導電部ＷＤの正投影が位置する、ベース基板上のデータラインパターンＤＡ２と電源信号線パターンＶＤＤの正投影との間の第１の領域である。第１の補助露出部第２の領域ＷＤ１２は、ベース基板１０００上の補助導電部ＷＤの正投影が位置する、ベース基板１０００上の電源信号線パターンＶＤＤの正投影から離れるベース基板１０００上のデータラインパターンＤＡ２の正投影側の第２領域である。第１の補助露出部第３の領域ＷＤ１３は、ベース基板１０００上の補助導電部ＷＤの正投影が位置する、ベース基板１０００上のデータラインパターンＤＡ２から離れるベース基板１０００上の電源信号線パターンＶＤＤの正投影側の第３領域である。
【0148】
特定の実施において、本出願の実施形態において、第１の補助サブ重複領域Ｓ１１は、２μｍ2～１０μｍ2であり得る。オプションとして、第１の補助サブ重なり面積Ｓ１１は、３μｍ2～６μｍ2であってもよい。一例として、第１の補助サブ重なり面積Ｓ１１は、２μｍ2であり得る。または、第１の補助サブ重なり面積Ｓ１１は、３μｍ2であってもよい。または、第１の補助サブ重なり面積Ｓ１１は、５μｍ2であってもよい。または、第１の補助サブ重なり面積Ｓ１１は、６μｍ2であってもよい。また、第１の補助サブ重なり面積Ｓ１１は１０μｍ2であってもよいが、これに限定されない。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0149】
具体的には、本出願の実施形態において、図５ａから５ｉから６ｄに示すように、同じサブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第１の補助重なり面積Ｓ１と総面積Ｓｍとの比率は、１／６～３／４の範囲であってもよい。選択的に、第１の補助重なり面積Ｓ１と総面積Ｓｍとの比率の範囲は、１／３～２／３、すなわち、１／３≦Ｓ１／Ｓｍ≦２／３であってもよい。例えば、Ｓ１／Ｓｍ＝１／３、Ｓ１／Ｓｍ＝２／３、またはＳ１／Ｓｍ＝１／２である。もちろん、実際の応用では、Ｓ１／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0150】
具体的には、本出願の実施形態において、図５ａから図５ｉから図６ｄに示すように、同じサブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第１の補助サブ重なり面積Ｓ１１と総面積Ｓｍとの比率は、１／８から２／３の範囲であり得る。オプションとして、第１の補助サブ重なり面積Ｓ１１と総面積Ｓｍは、１／６から１／３、すなわち、１／６≦Ｓ１１／Ｓｍ≦１／３の範囲であってもよい。例えば、Ｓ１１／Ｓｍ＝１／６、Ｓ１１／Ｓｍ＝１／４、またはＳ１１／Ｓｍ＝１／３である。もちろん、実際の応用では、Ｓ１１／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0151】
具体的には、本出願の実施形態において、図９ａから図９ｃに示すように、第１色サブピクセルにおいて、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第１の補助露光部ＷＤ１の正投影を覆うように配置され得る。これにより、光を反射する可能性のある第１補助露出部ＷＤ１を最大限に覆うことができる。
【0152】
具体的には、本出願の実施形態において、図９ｂおよび図９ｃに示すように、第１色サブピクセルにおける補助導電部ＷＤは、第１の補助シールド部ＷＺ１をさらに含むことができる。部分ＷＺ１は、ベース基板１０００上のデータラインパターンＤＡ２および電源信号線パターンＶＤＤの少なくとも一方の正投影と、ベース基板１０００上の第１の補助シールド部ＷＺ１の正投影とが重なる。ここで、同じ補助導電部の第１の補助シールド部ＷＺ１と第１の補助露出部ＷＤ１とが一体となって補助導電部を形成する。例示的に、図９ｂに示すように、列方向Ｆ３における第１の補助露出部ＷＤ１の幅は、列方向Ｆ３における第１の補助シールド部ＷＺ１の幅とほぼ等しい。これにより、第１色サブピクセルにおける補助導電部の準備の難易度を下げることができる。図９ｃに示すように、列方向Ｆ３における第１の補助露出部ＷＤ１の幅は、列方向Ｆ３における第１の補助シールド部ＷＺ１の少なくとも一部の幅よりも小さくてもよい。これにより、第１の補助露光部ＷＤ１をさらに遮蔽することができる。例えば、第１の補助露出部ＷＤ１の行方向Ｆ４における幅は、第１の補助シールド部ＷＺ１の少なくとも一部の行方向Ｆ４における幅よりも小さくすることができ、露出された補助導電部ＷＤ補助導電部ＷＤで発生する反射光を低減することが有利である。
【0153】
具体的には、本出願の一実施形態において、図５ａから５ｉから９ｃに示すように、第２色サブピクセルにおける補助導電部ＷＤは、第２の補助露出部ＷＤ２を含む。とを含む。ベース基板１０００上の第２の補助露出部ＷＤ２の正投影と、ベース基板１０００上のデータラインパターンＤＡ３および電源信号線パターンＶＤＤそれぞれの正投影とが重ならない。第２の補助重なり面積Ｓ２は第２の補助サブ重なり面積Ｓ１２を含む。ベース基板１０００の正投影とベース基板１０００上の第２の補助露光部ＷＤ２の正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）との間に第２の補助サブ重なり面積Ｓ１２を有する。例示的に、第２色サブピクセルにおいて、ベース基板１０００上の第２の補助露光部ＷＤ２の正投影は、ベース基板１０００上のデータラインパターンＤＡ３と電源信号線パターンＶＤＤの正投影の間に位置する。または、ベース基板１０００上の第２の補助露光部ＷＤ２の正投影は、ベース基板１０００上の電源信号線パターンＶＤＤの正投影からの離れたベース基板１０００上のデータラインパターンＤＡ３の正投影側に位置する。または、ベース基板１０００上の第２の補助露光部ＷＤ２の正投影は、ベース基板１０００上のデータラインパターンＤＡ３から離れたベース基板１０００上の電源信号線パターンＶＤＤの正投影側に位置する。
【0154】
特定の実施において、本出願の実施形態において、第２の補助サブ重なり面積Ｓ１２は、０～４．５μｍ2であり得る。オプションとして、第２の補助サブ重なり面積Ｓ１２は、０～２．２μｍ2であり得る。例えば、第２補助サブ重なり面積Ｓ１２は、０μｍ2であってもよい。または、第２の補助サブ重なり面積Ｓ１２は、１．５μｍ2であってもよい。または、第２の補助サブ重なり面積Ｓ１２は、２．２μｍ2であってもよい。または、第２の補助サブ重なり面積Ｓ１２は、３．５μｍ2であってもよい。または、第２補助サブ重なり面積Ｓ１２は、４．５μｍ2であってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0155】
具体的な実装において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセル、例えば、第２色サブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤは、総面積はＳｍを有する。ここで、同一サブピクセルにおいて、第２の補助重なり面積Ｓ２と総面積Ｓｍ（第２色サブピクセル）との比率は、１／２０～３／４の範囲内であってもよい。オプションとして、第２の補助重なり面積Ｓ２と総面積Ｓｍ（第 ２ 色サブピクセル）との比率の範囲は、１／１０～７／２０、つまり、１／１０≦Ｓ２／Ｓｍ≦７／２０である。例えば、Ｓ２／Ｓｍ＝１／１０、Ｓ２／Ｓｍ＝１／５、またはＳ２／Ｓｍ＝７／２０である。もちろん、実際の応用では、Ｓ２／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0156】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセル、例えば、第２色サブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第２の補助サブ重なり面積Ｓ１２と総面積Ｓｍの比率範囲は、１／１０から１／２の範囲であり得る。第２の補助サブ重なり面積Ｓ１２と総面積Ｓｍの比率は、１／５～１／４、すなわち、１／５≦Ｓ１２／Ｓｍ≦１／４の範囲であり得る。例えば、Ｓ１２／Ｓｍ＝１／４、Ｓ１２／Ｓｍ＝１／５、またはＳ１２／Ｓｍ＝９／４０であり得る。もちろん、実際の応用では、Ｓ１２／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0157】
特定の実装の間、本出願の実施形態において、図９ａから図９ｃに示されるように、第２色のサブピクセルにおいて、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第２の補助露光部ＷＤ２の正投影を覆う。これにより、光を反射する可能性のある第２の補助露光部ＷＤ２を極力覆うことができる。
【0158】
具体的に、本出願の実施形態において、図９ｂおよび図９ｃに示すように、第２色サブピクセルにおける補助導電部ＷＤは、第２の補助シールド部ＷＺ２をさらに含むことができる。また、ベース基板１０００上の第２の補助シールド部ＷＺ２の正投影は、ベース基板１０００上のデータラインパターンおよび電源信号線パターンＶＤＤの少なくとも一方の正投影と重なる。ここで、同じ補助導電部の第２の補助シールド部ＷＺ２と第２の補助露出部ＷＤ２とが一体となって補助導電部を形成する。例示的に、図９ｂに示すように、列方向Ｆ３における第２の補助露出部ＷＤ２の幅は、列方向Ｆ３における補助シールド部ＷＺ２の幅とほぼ等しい。これにより、第２色サブピクセルにおける補助導電部の準備の難易度を下げることができる。図９ｃに示すように、列方向Ｆ３における第２の補助露出部ＷＤ２の幅は、列方向Ｆ３における補助シールド部ＷＺ２の少なくとも一部の幅よりも小さくてもよい。これにより、第２の補助露光部ＷＤ２をさらに遮蔽することができる。例示的に、行方向Ｆ４における第２の補助露光部ＷＤ２の幅は、行方向Ｆ４における第２の補助シールド部ＷＺ２の少なくとも一部の幅よりも小さい。
【0159】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図６ｇに示すように、第３色サブピクセルにおける補助導電部ＷＤは、第３の補助露出部ＷＤ３を含む。ベース基板１０００上の第３の補助露出部ＷＤ３の正投影は、ベース基板１０００上のデータラインパターンＤＡ１および電源信号線パターンＶＤＤの正投影それぞれと重ならない。および第３の補助重なり面積Ｓ３は、第３の補助サブ重なり面積Ｓ１３を含む。ベース基板１０００上の第３の補助露出部ＷＤ３の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影との間に第３の補助サブ重複領域Ｓ１３を有する。例示的に、第３色サブピクセルにおいて、ベース基板１０００上の第３の補助露出部ＷＤ３の正投影は、ベース基板１０００上のデータラインパターンＤＡ１と電源信号線パターンＶＤＤの正投影の間に位置する。
【0160】
特定の実施において、本出願の実施形態において、第３の補助サブ重なり面積Ｓ１３は０～２．５μｍ2であり得る。オプションとして、第３の補助サブ重なり面積Ｓ１３は、０～１．２μｍ2であり得る。例えば、第３の補助サブ重なり面積Ｓ１３は０μｍ2であり得る。または、第３の補助サブ重なり面積Ｓ１３は０．５μｍ2であり得る。または、第３の補助サブ重なり面積Ｓ１３は１．０μｍ2であり得る。または、第３の補助サブ重なり面積Ｓ１３は１．２μｍ2であり得る。または、第３の補助サブ重なり面積Ｓ１３は２．５μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0161】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセルにおいて、例えば、第３色サブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第３の補助重なり面積Ｓ３と総面積Ｓｍとの比率の範囲は、０～１／２であり、オプションとして、第３の補助重なり面積Ｓ３と総面積Ｓｍとの比率の範囲は、０～１／４、つまり、０≦Ｓ３／Ｓｍ≦１／４である。例えば、Ｓ３／Ｓｍ＝０、Ｓ３／Ｓｍ＝１／１６、またはＳ３／Ｓｍ＝１／４である。もちろん、実際の応用では、Ｓ３／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0162】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセルにおいて、例えば、第３色サブピクセルにおいてベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第３の補助サブ重なり面積Ｓ１３と総面積Ｓｍとの比率の範囲は、０～１／８である。オプションとして、第３の補助サブ重なり面積Ｓ１３と総面積Ｓｍとの比率の範囲は、０～１／１６、つまり、０≦Ｓ１３／Ｓｍ≦１／１６である。例えば、Ｓ１３／Ｓｍ＝０、Ｓ１３／Ｓｍ＝１／１６、またはＳ１３／Ｓｍ＝１／３２である。もちろん、実際の応用では、Ｓ１３／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0163】
具体的には、本出願の実施形態において、図９ａから図９ｃに示すように、第３色サブピクセルにおいて、タッチ電極（例えば、第２のタッチ電極８２０）がベース基板１０００上に配置されてもよい。正投影は、ベース基板１０００上の第３の補助露光部ＷＤ３の正投影を覆う。これにより、光を反射する可能性のある第３の補助露光部ＷＤ３を最大限に覆うことができる。
【0164】
特定の実施において、本出願の実施形態において、図９ｂおよび図９ｃに示すように、第３色サブピクセルにおける補助導電部ＷＤは、第３の補助シールド部ＷＺ３をさらに含むことができる。ベース基板１０００上の第３の補助シールド部ＷＺ３の正投影は、ベース基板１０００へのデータラインパターンおよび電源信号線パターンＶＤＤの少なくとも一方の正投影と重なる。ここで、同じ補助導電部の第３の補助シールド部ＷＺ３と第３の補助露出部ＷＤ３とが一体となって補助導電部を形成する。例示的に、図９ｂに示すように、列方向Ｆ３における第３の補助露出部ＷＤ３の幅は、列方向Ｆ３における第３の補助シールド部ＷＺ３の幅とほぼ等しい。これにより、第３色サブピクセルにおける補助導電部の準備の難易度を下げることができる。図９ｃに示すように、列方向Ｆ３における第３の補助露出部ＷＤ３の幅は、列方向Ｆ３における第３の補助シールド部ＷＺ３の少なくとも一部の幅よりも小さくてもよい。これにより、第３の補助露光部ＷＤ３をさらに遮蔽することができる。例示的に、行方向Ｆ４における第３の補助露光部ＷＤ３の幅は行方向Ｆ４における第３の補助シールド部ＷＺ３の少なくとも一部の幅よりも小さい。
【0165】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図６ｇに示すように、第４色サブピクセルにおける補助導電部ＷＤは、第４の補助露出部ＷＤ４を含むベース基板１０００上の第４の補助露出部ＷＤ４の正投影は、ベース基板１０００上におけるデータラインパターンＤＡ４および電源信号線パターンＶＤＤそれぞれの正投影と重ならない。および第４の補助重なり面積Ｓ４は第４の補助サブ重なり面積Ｓ１４を含む。ベース基板１０００上の第４の補助露出部ＷＤ４の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影の間に第４の補助サブ重なり面積Ｓ１４を有する。例示的に、第４色サブピクセルにおいて、ベース基板１０００上の第４の補助露出部ＷＤ４の正投影は、ベース基板１０００上におけるデータラインパターンＤＡ４および電源信号線パターンＶＤＤそれぞれの正投影の間に位置する。
【0166】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセルにおいて、例えば、第４色サブピクセルにおいて、ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第４の補助重なり面積Ｓ４と総面積Ｓｍとの比率範囲は、１／６～５／６、すなわち、１／６≦Ｓ４／Ｓｍ≦５／６である。例えば、Ｓ４／Ｓｍ＝１／６、Ｓ４／Ｓｍ＝２／３、Ｓ４／Ｓｍ＝５／６である。もちろん、実際の応用では、Ｓ４／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されるものではない。
【0167】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、同じサブピクセルにおいて、例えば、第４色サブピクセル，ベース基板１０００上の補助導電部ＷＤの正投影は、総面積Ｓｍを有する。ここで、第４の補助サブ重なり面積Ｓ１４と総面積Ｓｍとの比率範囲は、１／３～２／３、すなわち、１／３≦Ｓ１４／Ｓｍ≦２／３であってもよい。例えば、であってもよい。例えば、Ｓ１４／Ｓｍ＝１／３、Ｓ１４／Ｓｍ＝２／３、Ｓ１４／Ｓｍ＝１／２である。もちろん、実際の応用では、Ｓ１４／Ｓｍの特定の値は、実際の応用の要件に従って設定することができ、これに限定されない。
【0168】
特定の実施において、本出願の実施形態において、第４の補助サブ重なり面積Ｓ１４は２μｍ2～１０μｍ2である。オプションとして、第４の補助サブ重なり面積Ｓ１４は３μｍ2～６μｍ2である。例示的に、第４の補助サブ重なり面積Ｓ１４は２μｍ2である。または、第４の補助サブ重なり面積Ｓ１４は３μｍ2である。または、第４の補助サブ重なり面積Ｓ１４は５μｍ2である。または、第４の補助サブ重なり面積Ｓ１４は６μｍ2である。または、第４の補助サブ重なり面積Ｓ１４は１０μｍ2であってもよいが、これに限定されない。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0169】
特定の実施において、本出願の実施形態において、図９ａから図９ｃに示すように、第４色サブピクセルにおいて、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影がベース基板１０００上の第４の補助露出部ＷＤ４の正投影を覆う。これにより、光を反射する可能性のある第４補助露光部ＷＤ４を最大限に覆うことができる。
【0170】
特定の実施において、本出願の実施形態において、図９ｂおよび図９ｃに示すように、第４色サブピクセルにおける補助導電部は、第４の補助シールド部ＷＺ４をさらに含むことができる。また、ベース基板１０００上の第４の補助シールド部ＷＺ４の正投影は、ベース基板１０００へのデータラインパターンおよび電源信号線パターンＶＤＤの少なくとも一方の正投影と重なる。ここで、同じ補助導電部の第４の補助シールド部ＷＺ４と第４補助露出部ＷＤ４とが一体に配置されて補助導電部を形成する。例示的に、図９ｂに示すように、列方向Ｆ３における第４補助シールド部ＷＺ４の幅とほぼ等しい。これにより、第４色サブピクセルにおける補助導電部の準備の難易度を下げることができる。図９ｃに示すように、列方向Ｆ３における第４の補助露出部ＷＤ４の幅は、列方向Ｆ３における第４補助シールド部ＷＺ４の幅の少なくとも一部の幅よりも小さくてもよい。これにより、第４の補助露光部ＷＤ４をさらに遮蔽することができる例示的に、行方向Ｆ４における第４の補助露出部ＷＤ４の幅は、方向Ｆ４における第４の補助シールド部ＷＺ４の幅の少なくとも一部の幅よりも小さくてもよい。
【0171】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第１の補助サブ重なり面積Ｓ１１は、第２の補助サブ重なり面積Ｓ１２より大きくすることができる。このようにして第１色サブピクセルを第２色サブピクセルと比較すれば、タッチ電極（例えば、第２のタッチ電極８２０）によって遮蔽される第１色サブピクセルにより多くの補助導電部を有することができるため、第１の補助露出部ＷＤ１が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。
【0172】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第１の補助サブ重なり面積Ｓ１１は、第３の補助サブ重なり面積Ｓ１３よりも大きくすることができる。このようにして、第１色サブピクセルを第３色サブピクセルと比較すれば、タッチ電極（例えば、第２のタッチ電極８２０）によって遮蔽される第１色サブピクセルにより多くの補助導電部を有することができるため、第１の補助露出部ＷＤ１が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。
【0173】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第４の補助サブ重なり面積Ｓ１４は、第２の補助サブ重なり面積Ｓ１２よりも大きくすることができる。このように、第４色サブピクセルを第２色サブピクセルと比較し、タッチ電極（例えば、第２のタッチ電極８２０）によって遮蔽される第４色サブピクセルにより多くの補助導電部を有することができるため、第４の補助露出部ＷＤ４が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。
【0174】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第４の補助サブ重なり面積Ｓ１４は、第３の補助サブ重なり面積Ｓ１３よりも大きくすることができる。このように、第４色サブピクセルは、，タッチ電極（例えば、第２のタッチ電極８２０）によって遮蔽される第４色サブピクセルにおいて、第３色サブピクセルよりも多くの補助導電部を有することができるため、第４の補助露出部ＷＤ４が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。
【0175】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第２の補助サブ重なり面積Ｓ１２は、第３の補助サブ重なり面積Ｓ１３よりも大きくすることができる。第１の補助サブ重なり面積Ｓ１１は、第２の補助サブ重なり面積Ｓ１２よりも大きくすることができる。第２の補助サブ重なり面積Ｓ１２は、第３の補助サブ重なり面積Ｓ１３よりも大きくすることができる。このように、タッチ電極（例えば、第２のタッチ電極８２０）遮蔽の第１の補助露出部ＷＤ１、第２の補助露出部ＷＤ２および第３の補助露出部ＷＤ３の面積を順次大きくすることができ、第１の補助露出部ＷＤ１、第２の補助露出部ＷＤ２および第３の補助露出部ＷＤ３が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。もちろん、第２の補助サブ重なり面積Ｓ１２が第３の補助サブ重なり面積Ｓ１３にほぼ等しいことも可能である。例えば、第２の補助サブ重なり面積Ｓ１２は、第３の補助サブ重なり面積Ｓ１３に等しく、両方が０に等しい。または、第４の補助サブ重なり面積Ｓ１４は、第１の補助サブ重なり面積Ｓ１１、第２の補助サブ重なり面積Ｓ１２および第３の補助サブ重なり面積Ｓ１３のうちの少なくとも１つに等しい。または、第４の補助サブ重なり面積Ｓ１４は、第１の補助サブ重なり面積Ｓ１１、第２の補助サブ重なり面積Ｓ１２、第３の補助サブ重なり面積Ｓ１３のうちの少なくとも１つによりも大きい。
【0176】
特定の実施において、本出願の実施形態において、図５ａから５ｉから６ｄに示されるように、第４の補助サブ重なり面積Ｓ１４は、第１の補助サブ重なり面積Ｓ１１よりも大きくすることができる。このように、タッチ電極（例えば、第２のタッチ電極８２０）遮蔽の第４の補助露出部ＷＤ４は、第１の補助露出部ＷＤ１よりも大きくすることができ、第４の補助露出部ＷＤ４が光を反射するため、発光干渉や光混合効果が低下するという問題を改善する。もちろん、第４の補助サブ重なり面積Ｓ１４は、第１の補助サブ重なり面積Ｓ１１１とほぼ等しいことも可能である。
【0177】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、ベース基板１０００上の第１色サブピクセルにおける第１のコンデンサ（例えば、第１のコンデンサの第２のプレートＣｓｔ２を例として取り上げる）の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影とは、第１のストレージ重なり面積ＳＣ１を有する。例示的に、第１のストレージ重なり面積ＳＣ１は、ベース基板１０００上の第１色サブピクセルにおけるストレージ導電部Ｃｓｔ２の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重なり面積を含む。
【0178】
例示的に、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、少なくとも１つのサブピクセル内のタッチ電極によって形成されるグリッド構造は、少なくとも５つの内角を含み、そのうち少なくとも２つの鈍角および２つの鋭角がある。例えば、５から１０の内角のうち、少なくとも２つの鈍角および２つの鋭角がある。
【0179】
オプションとして、少なくとも１つのサブピクセル内のタッチ電極によって形成されるグリッド構造は、少なくとも４つの等しくない内角を有する。例えば、第１色サブピクセルにおいて、第２のタッチ電極８２０はＡ１～Ａ５の内角を形成し、Ａ１は９０°に等しく、Ａ２およびＡ５は鋭角であり、角度は３０°～８０°である。Ａ３およびＡ４連続鈍角で、９５°～１５０°である。
【0180】
もちろん、上記の状況に限定されるものではない。例えば、オプションで、Ａ２とＡ５は等しい鋭角であり、Ａ３とＡ４ は等しい鈍角である。または、グリッドを形成する内角はすべて等しい、例えば、正五角形または六角形を形成する。
【0181】
例示的に、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、少なくとも１つのサブピクセル内のタッチ電極によって形成されるグリッド構造は、少なくとも５つの辺を含み、そのうち少なくとも２つの辺の長さが異なる。例えば、第１色サブピクセルにおいて、第２のタッチ電極８２０は、Ａ１からＡ５の内角を有する５つの辺を形成する。例： ａ１～ａ５ の長さが等しくない。
【0182】
例示的に、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、少なくとも１つのサブピクセル内のタッチ電極によって形成される構造は、少なくとも４つの辺を含み、そのうちの少なくとも２つの辺は等しくない幅を有する。オプションとして、１つのサブピクセルに対応するタッチ電極の複数の辺のうち、少なくとも１つの辺の幅が徐々に小さくなる。例：Ａ４辺、Ａ４角の始まりからＡ５角の終わりまで幅が狭くなる。オプションとして、１つのサブピクセルに対応するタッチ電極の複数の辺のうち、少なくとも１つの辺は、幅が等しくない３つの部分を含む。例えば、図９ｂに示すように、タッチ電極の１の辺は少なくとも３つの異なる幅の部分を含み、ＤＣ１はＤＣ２より大きく、ＤＣ１はＤＣ４より大きい。ここで、ＤＣ４は幅が細いため、電源信号線との重なりを減らし、タッチ信号への影響を軽減できる。
【0183】
もちろん、上記の状況に限定されるものではない。例えば、オプションとして、タッチ電極は、同じ辺の長さまたは同じ幅の多角形構造を形成することができる。例： 正五角形、正六角形。
【0184】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、ベース基板１０００上の第２色サブピクセルにおける第１のコンデンサの正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第２のストレージ重なり面積ＳＣ２を有する。例示的に、第２のストレージ重なり面積ＳＣ２は、ベース基板１０００上の第２色サブピクセルにおけるストレージ導電部Ｃｓｔ２の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重なり面積を含む。
【0185】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、ベース基板１０００上の第３色サブピクセルにおける第１のコンデンサの正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第３のストレージ重なり面積ＳＣ３を有する。例示的に、第３のストレージ重なり面積ＳＣ３は、ベース基板１０００上の第３色サブピクセルにおけるストレージ導電部Ｃｓｔ２の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重なり面積を含む。
【0186】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、ベース基板１０００上の第４色サブピクセルにおける第１のコンデンサの正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、第４のストレージ重なり面積ＳＣ４を有する。例示的に、第４のストレージ重なり面積ＳＣ４は、ベース基板１０００上の第４色サブピクセルにおけるストレージ導電部Ｃｓｔ２の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重なり面積を含む。
【0187】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、第１のストレージ重なり面積ＳＣ１、第２のストレージ重なり面積ＳＣ２および第４のストレージ重なり面積ＳＣ４のうちの少なくとも１つは、第３のストレージ重なり面積ＳＣ３よりも大きい。例えば、第１のストレージ重なり面積ＳＣ１、第２のストレージ重なり面積ＳＣ２および第４のストレージ重なり面積ＳＣ４のいずれも、第３のストレージ重なり面積ＳＣ３よりも大きくてもよい。または、第１のストレージ重なり面積ＳＣ１第４のストレージ重なり面積ＳＣ４のうちの少なくとも１つは、第２のストレージ重なり面積ＳＣ２よりも大きくてもよい。第２のストレージ重なり面積ＳＣ２は、第３のストレージ重なり面積ＳＣ３に等しい。
【0188】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図７ｆおよび図１０ａおよび図１０ｂに示すように、第１のストレージ重なり面積ＳＣ１は、第２のストレージ重なり面積ＳＣ２よりも大きくてもよい。このように、第１色サブピクセルにおける第１のコンデンサは、タッチ電極（例えば、第２のタッチ電極８２０）によって可能な限り遮蔽されることができる。
【0189】
特定の実施において、本出願の実施形態において、図５ａから図５ｉから図９ｂに示すように、タッチ電極（例えば、第２のタッチ電極８２０）は、第１の電極部ＤＣ１および第２の電極部ＤＣ２を含む。ここで、ベース基板１０００上の第１の電極部ＤＣ１の正投影とベース基板１０００上の補助導電部の正投影とは、重複領域を有する。ベース基板１０００上の第２の電極部ＤＣ２の正投影と、ベース基板１０００上の補助導電部の正投影は重ならない。ここで、第１の電極部ＤＣ１の幅は、第２の電極部ＤＣ２の幅より大きくてもよい。このように、タッチ電極は補助導電部をよりよく遮蔽することができる。
【0190】
オプションとして、図５ａから図５ｉから図９ｂに示すように、タッチ電極（例えば、第２のタッチ電極８２０）は、幅の異なる少なくとも３つの部分を含み、タッチ電極は、第１の電極部ＤＣ１と、第２の電極部ＤＣ２と、第３の電極部ＤＣ３（図示せず）とを含む。例えば、ベース基板１０００上の第１の電極部ＤＣ１の正投影とベース基板１０００上の補助導電部の正投影は、重複領域を有する。ベース基板１０００上の第２の電極部ＤＣ２の正投影とベース基板１０００上の補助導電部の正投影は重ならない。ベース基板１０００上の第３の電極部ＤＣ３の正投影とベース基板１０００上のストレージ導電部の正投影は、重複領域を有する。オプションとして、第１の電極部ＤＣ１の幅は、第２の電極部ＤＣ２の幅より小さく、第２の電極部ＤＣ２の幅は、第３の電極部ＤＣ３の幅より小さい。
【0191】
オプションとして、図５ａ～５ｉ～９ｂに示すように、タッチ電極は、少なくとも対応するサブピクセル領域、例えばＤＣ１に突起を有する。タッチ電極は、少なくとも２つの対応するサブピクセル領域に突起を有し、突起の方向が異なるか、突起の幅が異なる。
【0192】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、および図６ｇに示すように、ベース基板１０００上の隣接する開口領域の間に位置するタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の少なくとも２つの異なる色の発光層の正投影と重なる。オプションとして、隣接する開口領域の間に位置するベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影を、ベース基板１０００上の少なくとも２つの異なる色の発光層の正投影で覆う。
【0193】
例示的に、ベース基板１０００上の隣接する開口領域の間に位置するタッチ電極（例えば、第２のタッチ電極８２０）の正投影を、ベース基板１０００上の２のつの異なる色の発光層の正投影で覆う。また、ベース基板１０００上の隣接する開口領域の間に位置するタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われる。
【0194】
例示的に、同じサブピクセルにおいて、タッチ電極（例えば、８２０）とストレージ導電部ＷＣｓｔ２に重複領域（例えば、ＳＣ１）があり、タッチ電極（例えば、８２０）は、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われる。ベース基板１０００上のストレージ導電部ＷＣｓｔ２の正投影の面積はＳｎであり、ここで、ＳＣ１／Ｓｎは、約１／５～４／５である。
【0195】
オプションとして、同じサブピクセルにおいて、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われるタッチ電極の面積とベース基板１０００上の対応するストレージ導電部ＷＣｓｔ２の正投影の面積の比率は、約３／１０～２／５である。例えば、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われるタッチ電極の面積とベース基板１０００上の対応するストレージ導電部ＷＣｓｔ２の正投影の面積の比率は、約１／５である。または、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われるタッチ電極の面積とベース基板１０００上の対応するストレージ導電部ＷＣｓｔ２の正投影の面積の比率は、約３／１０であり。または、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われるタッチ電極の面積とベース基板１０００上の対応するストレージ導電部ＷＣｓｔ２の正投影の面積の比率は、約２／５である。または、ベース基板１０００上の３のつの異なる色の発光層の正投影で覆われるタッチ電極の面積とベース基板１０００上の対応するストレージ導電部ＷＣｓｔ２の正投影の面積の比率は約１／２である。もちろん、実際の応用では、実際の応用環境の要件に従って設計することができ、これに限定されるものではない。
【0196】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第１色サブピクセルにおける開口領域ＫＫ１を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第１色発光層６１０の正投影内に位置する。これにより、第１色発光層６１０の面積を大きくして発光効果を確保することができる。
【0197】
オプションとして、第１色発光層６１０の境界ＥＳ１の少なくとも一部が補助導電部を覆うことにより、補助導電部がさらに遮蔽される。
【0198】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第２色サブピクセルにおける開口領域ＫＫ２を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第２色発光層６２０の正投影内に位置する。これにより、第２色発光層６２０の面積を大きくして発光効果を確保することができる。
【0199】
オプションとして、第２色発光層６２０の境界ＥＳ２の少なくとも一部が補助導電部を覆うことにより、補助導電部がさらに遮蔽される。
【0200】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第３色サブピクセルにおける開口領域ＫＫ３を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第３色発光層６３０の正投影内に位置する。これにより、第３色発光層６３０の面積を大きくして発光効果を確保することができる。
【0201】
オプションとして、第３色発光層６３０の境界ＥＳ３の少なくとも一部が補助導電部を覆うことにより、補助導電部がさらに遮蔽される。
【0202】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第４色サブピクセルにおける開口領域ＫＫ４を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影は、ベース基板１０００上の第４色発光層６４０の正投影内に位置する。これにより、第４色発光層６４０の面積を大きくして発光効果を確保することができる。
【0203】
オプションとして、第４色発光層６４０の境界ＥＳ４の少なくとも一部が補助導電部を覆うことにより、補助導電部がさらに遮蔽される。
【0204】
少なくとも２色の発光層が重なる領域において、発光層の積層位置は、本実施形態に挙げた場合に限定されるものではなく、実情またはプロセス条件に応じて調整可能であることは言うまでもない。例えば、同じステップでの異なる色の発光層の製造または異なるステップでの製造。例えば、発光層の積層位置は、図５ｅに示されるものに限定されず、ピクセル定義層９５０から上に、順番は６１０、６２０、６３０であり、もちろん、それはまた、ピクセル定義層９５０から上に、順番は６３０、６２０、６１０、または、６１０、６３０、６２０、または、６３０、６１０、６２０などである。
【0205】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、隣接する第３色発光層６３０および第２色発光層６２０について、ベース基板１０００上の第３色発光層６３０の正投影の境界ＥＳ３と当該第３色サブピクセルを囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影の境界ＣＫ３との間に第１の最小距離Ｗ０Ｓ１がある。ベース基板１０００上の第２色発光層６２０の正投影の境界ＥＳ２と当該第２色サブピクセルを囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影の境界ＣＫ１との間に第２の最小距離Ｗ０Ｓ２がある。ここで、第１の最小距離Ｗ０Ｓ１は、第２の最小距離Ｗ０Ｓ２よりも大きい。このようにして、一方では、第３色発光層６３０の面積をさらに大きくして、発光効果を確実にすることができる。一方、第３色発光層６３０の境界ＥＳ３の少なくとも一部を補助導電部で覆うことにより、補助導電部をさらに遮蔽することができる。さらに、第２色サブピクセルの発光面積が小さいため、第３色発光層６３０が第２色発光層６２０にまで延在すると、第２色サブピクセルの発光効果への影響は少なくなる。
【0206】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第１色サブピクセルにおける開口領域ＫＫ１を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影によって囲まれた面積は、第１のグリッド面積ＷＧ１である。第２色サブピクセルにおける開口領域ＫＫ２を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影によって囲まれた面積は、第２のグリッド面積ＷＧ２である。第３色サブピクセルにおける開口領域ＫＫ３を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影によって囲まれた面積は、第３のグリッド面積ＷＧ３である。ここで、第３のグリッド面積ＷＧ３は、第２のグリッド面積ＷＧ２よりも大きく、第１のグリッド面積ＷＧ１よりも大きい。このようにして、第３のグリッド面積ＷＧ３、第２のグリッド面積ＷＧ２および第１のグリッド面積ＷＧ１が、それぞれ、第３色サブピクセルにおける開口領域ＫＫ３、第２色サブピクセルにおける開口領域ＫＫ２および第１色サブピクセルにおける開口領域ＫＫ１と比例するため、光透過率を向上させることができる。
【0207】
本出願の実施形態における第１のタッチ電極８１０および／または第２のタッチ電極は、すべてが閉じたグリッドである必要はなく、局所領域または個々のサブピクセルに対応するタッチ電極はギャップを有しても切断してもよいことが理解できる。例えば、図 １－図２、および図５ａから図 ５ｉ、図６ｆ、図６ｇ－図１１と組み合わせて、非表示領域に近い表示領域ＡＡの端部、または非表示領域、または個々のサブピクセルに対応タッチ電極がギャップを有するか、切断される。
【0208】
特定の実施において、本出願の実施形態において、図５ａから図５ｉ、図６ｆ、図６ｇ、および図１１に示すように、第４色サブピクセルにおける開口領域ＫＫ４を囲むベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影によって囲まれた面積は、第４のグリッド面積ＷＧ４である。第１色サブピクセルに対応する第１のグリッド面積ＷＧ１は、第４色サブピクセルに対応する第４のグリッド面積ＷＧ４よりも大きくすることができる。または、第１色サブピクセルに対応する第１のグリッド面積ＷＧ１は、第４色サブピクセルに対応する第４のグリッド面積ＷＧ４に約等しく、これに限定されない。
【0209】
特定の実施において、本出願の実施形態において、第１のグリッド面積ＷＧ１は、８５０～９２０μｍ2であり得る。オプションとして、第１のグリッド面積ＷＧ１は８６０μｍ2～９１０μｍ2であり得る。例えば、第１のグリッド面積ＷＧ１は、８５０μｍ2であり得る。または、第１のグリッド面積ＷＧ１は、８６０μｍ2であり得る。または、第１のグリッド面積ＷＧ１は、９００μｍ2であり得る。または、第１のグリッド面積ＷＧ１は、９１０μｍ2であり得る。または、第１のグリッド面積ＷＧ１は、９２０μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0210】
または、特定の実施において、本出願の実施形態において、第１のグリッド面積ＷＧ１は、３０．５＊２８．５μｍ2～３５．５＊３０．５μｍ2であり得る。オプションとして、第１のグリッド面積ＷＧ１は、３０．５＊２８．５μｍ2であり得る。例えば、第１のグリッド面積ＷＧ１は、３１．５＊２９．５μｍ2であり得る。または、第１のグリッド面積ＷＧ１は、３２．５＊２９．１μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0211】
特定の実施において、本出願の実施形態において、第２のグリッド面積ＷＧ２は、９５０～１０５０μｍ2であり得る。オプションとして、第２のグリッド面積ＷＧ２は、９６０～１０４０μｍ2であり得る。例えば、第２のグリッド面積ＷＧ２は、９５０μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、９６０μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、９８０μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、１０００μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、１０４０μｍ2であり得る。または、第２のグリッド面積ＷＧ２１０５０μｍ2。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0212】
または、特定の実施において、本出願の実施形態において、第２のグリッド面積ＷＧ２は、３０．１＊３０．１μｍ2～３２．１＊３２．１μｍ2であり得る。オプションとして、第２のグリッド面積ＷＧ２は、３０．５＊３０．５μｍ2～３２．０＊３２．０μｍ2であり得る。例えば、第２のグリッド面積ＷＧ２は、３０．１＊３０．１μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、３０．５＊３０．５μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、３１．６＊３１．６μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、３２．０＊３２．０μｍ2であり得る。または、第２のグリッド面積ＷＧ２は、３２．１＊３２．１μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0213】
特定の実施において、本出願の実施形態において、第３のグリッド面積ＷＧ３は、１１００μｍ2～１３００μｍ2であり得る。オプションとして、第３のグリッド面積ＷＧ３は、１１５０μｍ2～１２５０μｍ2であり得る。例えば、第３のグリッド面積ＷＧ３は、１１００μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、１１５０μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、１２００μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、１２２５μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、１３００μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0214】
または、特定の実施において、本出願の実施形態において、第３のグリッド面積ＷＧ３は、３２＊３２μｍ2～３７＊３７μｍ2であり得る。オプションとして、第３のグリッド面積ＷＧ３は、３３＊３３μｍ2～３６＊３６μｍ2であり得る。例えば、第３のグリッド面積ＷＧ３は、３２＊３２μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、３３＊３３μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、３４＊３４μｍ2. であり得る。または、第３のグリッド面積ＷＧ３３５＊３５μｍ2。または、第３のグリッド面積ＷＧ３は、３６＊３６μｍ2であり得る。または、第３のグリッド面積ＷＧ３は、３７＊３７μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0215】
特定の実施において、本出願の実施形態において、第４のグリッド面積ＷＧ４は、８５０～９２０μｍ2であり得る。オプションとして、第４のグリッド面積ＷＧ４は、８６０μｍ2～９１０μｍ2であり得る。例えば、第４のグリッド面積ＷＧ４は、８５０μｍ2であり得る。または、第４のグリッド面積ＷＧ４は、８６０μｍ2であり得る。または、第４のグリッド面積ＷＧ４は、９００μｍ2であり得る。または、第４のグリッド面積ＷＧ４９１０μｍ2。または、第４のグリッド面積ＷＧ４は、９２０μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0216】
または、特定の実施において、本出願の実施形態において、第４のグリッド面積ＷＧ４は、３０．５＊２８．５μｍ2～３５．５＊３０．５μｍ2であり得る。オプションとして、第４のグリッド面積ＷＧ４は、３０．５＊２８．５μｍ2であり得る。例えば、第４のグリッド面積ＷＧ４は、３１．５＊２９．５μｍ2であり得る。または、第４のグリッド面積ＷＧ４は、３２．５＊２９．１μｍ2であり得る。もちろん、実際の応用では、実際の応用環境の要件に応じて設計を決定することができ、詳細はここに限定されない。
【0217】
特定の実施において、本出願の実施形態において、図５ａから図５ｉおよび図１１に示すように、同じ重複ユニットにおいて、第３色サブピクセルにおける開口領域ＫＫ３および第１色サブピクセルにおける開口領域ＫＫ１は、第１の方向Ｆ１に沿って配列することができる。第２色サブピクセルにおける開口領域ＫＫ２および第４色サブピクセルにおける開口領域ＫＫ４も、第１の方向Ｆ１に沿って配列することができる。ここで、第３色サブピクセルにおける開口領域ＫＫ３を囲むタッチ電極（例えば、第２のタッチ電極８２０）の内側境界ＮＳ３によって囲まれた領域は、第１の方向Ｆ１に垂直な第１幅ＷＫ１を有する。第１色サブピクセルにおける開口領域ＫＫ１を囲むタッチ電極（例えば、第２のタッチ電極８２０）の内側境界ＮＳ１によって囲まれた領域は、第１の方向Ｆ１に垂直な第２幅ＷＫ２を有する。第２色サブピクセルにおける開口領域ＫＫ２を囲むタッチ電極（例えば、第２のタッチ電極８２０）の内側境界ＮＳ２によって囲まれた領域は、第１の方向Ｆ１に垂直な第３幅ＷＫ３を有する。第４色サブピクセルにおける開口領域ＫＫ４を囲むタッチ電極（例えば、第２のタッチ電極８２０）の内側境界ＮＳ４によって囲まれた領域は、第１の方向Ｆ１に垂直な第４幅ＷＫ４を有する。
【0218】
オプションとして、第１の方向Ｆ１と行方向Ｆ３は特定の角度を形成することができ、例えば、当該角度は０度より大きく９０度未満であり得る。オプションとして、第１の方向Ｆ１と行方向Ｆ３は、２５度から７５度を形成することができる。オプションとして、第１の方向Ｆ１と行方向Ｆ３は、３０～６０度を形成することができる。例えば、第１の方向Ｆ１と行方向Ｆ３は２５度を形成することができる。または、第１の方向Ｆ１と行方向Ｆ３とが３０度を形成してもよい。または、第１の方向Ｆ１と行方向Ｆ３とが４５度を形成してもよい。または、第１の方向Ｆ１と行方向Ｆ３とが６０度を形成してもよい。または、第１の方向Ｆ１と行方向Ｆ３とが７５度を形成してもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0219】
具体的には、本出願の一実施形態において、第１の幅ＷＫ１は、３４．０μｍ～３５．０μｍであってもよい。オプションとして、第１の幅ＷＫ１は、３４．１μｍ～３４．９μｍであってもよい。例えば、第１の幅ＷＫ１は、３４．０μｍであってもよい。または、第１の幅ＷＫ１は、３４．１μｍであってもよい。または、第１の幅ＷＫ１は、３４．４μｍであってもよい。または、第１の幅ＷＫ１は、３４．８μｍであってもよい。または、第１の幅ＷＫ１は、３４．９μｍであってもよい。または、第１の幅ＷＫ１は、３５．０μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0220】
具体的には、本出願の一実施形態において、第２の幅ＷＫ２は、３０．５μｍ～３１．５μｍであってもよい。オプションとして、第２の幅ＷＫ２は、３０．７μｍ～３１．４μｍであってもよい。例えば、第２の幅ＷＫ２は、３０．５μｍであってもよい。または、第２の幅ＷＫ２は、３０．７μｍであってもよい。または、第２の幅ＷＫ２は、３１．２μｍであってもよい。または、第２の幅ＷＫ２は、３１．４μｍであってもよい。または、第２の幅ＷＫ２は、３１．５μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0221】
具体的には、本出願の一実施形態において、第３の幅ＷＫ３は、３０．８μｍ～３２．５μｍであってもよい。オプションとして、第３の幅ＷＫ３は、３１．０μｍ～３２．０μｍであってもよい。例えば、第３の幅ＷＫ３は、３０．８μｍであってもよい。または、第３の幅ＷＫ３は、３１．０μｍであってもよい。または、第３の幅ＷＫ３は、３１．６μｍであってもよい。第３の幅ＷＫ３は、３１．８μｍであってもよい。または、第３の幅ＷＫ３は、３２．０μｍであってもよい。または、第３の幅ＷＫ３は、３２．５μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0222】
具体的な実施形態において、本出願の実施形態において、第４の幅ＷＫ４は、２８．８～３１．５μｍであり得る。オプションとして、第４の幅ＷＫ４は、２９．２μｍ～３０．５μｍであってもよい。例えば、第４の幅ＷＫ４は２８．８μｍであってもよい。または、第４の幅ＷＫ４は、２９．２μｍであってもよい。または、第４の幅ＷＫ４は、２９．９μｍであってもよい。または、第４の幅ＷＫ４は、３０．５μｍであってもよい。または、第４の幅ＷＫ４は、３１．５μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0223】
例示的に、図１１に示すように、第１の幅ＷＫ１は、第２の幅ＷＫ２より大きくてもよい。これにより、第３色サブピクセルにおける開口領域ＫＫ３および第１色サブピクセルにおける開口領域ＫＫ１を確保することができ、光透過率を向上させることができる。例示的に、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．０μｍ～４．０μｍであり得る。オプションとして、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．１μｍ～３．９μｍであってもよい。例えば、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．０μｍであってもよい。または、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．３μｍであってもよい。または、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．６μｍであってもよい。または、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．８μｍであってもよい。または、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、３．９μｍであってもよい。または、第１の幅ＷＫ１と第２の幅ＷＫ２との差は、４．０μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0224】
例示的に、図１１に示すように、第３の幅ＷＫ３は、第４の幅ＷＫ４よりも大きくてもよい。これにより、第２色サブピクセルにおける開口領域ＫＫ２と、第４色サブピクセルにおける開口領域ＫＫ４とを確保することができ、光透過率を向上させることができる。例示的に、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．０μｍ～２．０μｍであってもよい。オプションとして、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．２μｍ～１．８μｍであってもよい。例えば、第３の幅ＷＫ３と第４の幅ＷＫ４との差は１．０μｍであってもよい。または、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．２μｍであってもよい。または、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．５μｍであってもよい。または、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．７μｍであってもよい。または、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、１．８μｍであってもよい。または、第３の幅ＷＫ３と第４の幅ＷＫ４との差は、２．０μｍであってもよい。もちろん、実際の応用では、実際の応用環境の要件に従って設計を決定することができ、これに限定されるものではない。
【0225】
具体的には、本出願の実施形態において、図５ａから図５ｉおよび図１２に示すように、補助導電部の正投影と重なり面積を有するタッチ電極（例えば、第２のタッチ電極８２０）のグリッド線の延在方向Ｆ０と第３の方向からなる角は、角βであり、１５°≦β≦６０°である。オプションとして、角βは２０°≦β≦５０°である。第３方向は、データラインパターンの延長方向に約垂直であり、例えば、行方向Ｆ４である。例示的に、ｔａｎβ＝Ａ１／Ａ２であり、ここで、Ａ１は第３の方向に垂直な第３の方向における補助導電部の幅を表し、Ａ２は第３の方向における補助導電部の幅を表す。例えば、β＝１５°、β＝２５°、β＝３５°、β＝４５°、β＝５０°、β＝６０°などである。もちろん、実際の応用では、βの特定の値は実際の応用の要件に従って決定することができ、これはここに限定されない。
【0226】
特定の実施において、本出願の実施形態において、図５ａから図５ｉおよび図１２に示すように、第１色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極（例えば、第２のタッチ電極８２０）のグリッド線の延在方向と第３の方向からなる第１の角度は、β１である。第２色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極（例えば、第２のタッチ電極８２０）のグリッド線の延在方向と第３の方向からなる第２の角度は、β２である。第３色サブピクセルにおける補助導電部の正投影と重なり面積を有するタッチ電極（例えば、第２のタッチ電極８２０）のグリッド線の延在方向と第３の方向からなる第３の角度は、β３である。ここで、ここで、タッチ電極（例えば、第２のタッチ電極８２０）が補助導電層を可能な限り覆うことができるように、第１の角度が第２の角度は第３の角度よりも小さくすることができる。もちろん、実際の状況に応じて、角度β１、β２、およびβ３の少なくとも２つが同じであってもよい。
【0227】
特定の実施において、本出願の実施形態において、図５ａからず５ｉ、図９ａ、および図１０ａに示すように、図１０ａ，隣接する４つのサブピクセルの開口領域を開口群とし、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）のグリッド交差点の正投影は、ベース基板１０００上の開口群の正投影によって囲まれた領域に位置する。また、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）のグリッド交差点の正投影は、ベース基板１０００上の開口群の正投影によって囲まれた領域のほぼ中央にある。これにより、グリッド交差点を表示領域内に均一に分散させることができ、表示の均一性をさらに向上させることができる。
【0228】
特定の実施において、本出願の実施形態において、図１３ａおよび図１３ｂに示されるように、ベース基板１０００上の第１色サブピクセルにおける第１の電極５１０（例えば、アノード）の正投影と、ベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０の重なり領域）の正投影間の重複領域は、第１アノード重なり領域ＢＳ１を有する。ベース基板１０００上の第２色サブピクセルにおける第１の電極５２０の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重複領域は、第２のアノード重なり面積ＢＳ２を有する。ベース基板１０００上の第３色サブピクセルにおける第１の電極５３０の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重複領域は、第３のアノード重なり面積ＢＳ３を有する。ベース基板１０００上の第４色サブピクセルにおける第１の電極５４０の正投影とベース基板１０００上のタッチ電極（例えば、第２のタッチ電極８２０）の正投影間の重複領域は、第４のアノード重なり面積ＢＳ４を有する。ここで、第１のアノード重なり面積ＢＳ１、第２のアノード重なり面積ＢＳ２および第４のアノード重なり面積ＢＳ４のうちの少なくとも１つは、３のアノード重なり面積ＢＳ３よりも大きい。
【0229】
例示的に、第１のアノード重なり面積ＢＳ１は、第３のアノード重なり面積ＢＳ３より大きく形成される。また、第２のアノード重なり面積ＢＳ２は、第３のアノード重なり面積ＢＳ３より大きく形成される。第４のアノード重なり面積ＢＳ４は、第３のアノード重なり面積ＢＳ３より大きく形成される。
【0230】
特定の実施において、本出願の実施形態において、図１３ａおよび１３ｂに示すように、第１のアノード重なり面積ＢＳ１は、第２のアノード重なり面積ＢＳ２よりも大きくすることができる。または、第１のアノード重なり面積ＢＳ１は、第２のアノード重なり面積ＢＳ２とほぼ同一であり得る。
【0231】
特定の実施において、本出願の実施形態において、図１３ａおよび１３ｂに示すように、第１のアノード重なり面積ＢＳ１は、第４のアノード重なり面積ＢＳ４よりも大きくすることができる。または、第１のアノード重なり面積ＢＳ１は、第４のアノード重なり面積ＢＳ４とほぼ同一であり得る。
【0232】
特定の実施において、本出願の実施形態において、図１３ａおよび１３ｂに示すように、第４のアノード重なり面積ＢＳ４は、第２のアノード重なり面積ＢＳ２よりも大きくすることができる。または、第４のアノード重なり面積ＢＳ４は、第２のアノード重なり面積ＢＳ２とほぼ同一であり得る。
【0233】
オプションとして、第１のアノード重なり面積ＢＳ１は、２．５μｍ2－３５μｍ2である。オプションとして、第１のアノード重なり面積ＢＳ１は、３μｍ2－２５μｍ2である。または、第１のアノード重なり面積ＢＳ１は、６μｍ2－２０μｍ2である。オプションとして、第２のアノード重なり面積ＢＳ２０μｍ2－３０μｍ2。オプションとして、第２のアノード重なり面積ＢＳ２は、１．５μｍ2－２５μｍ2である。または、第２のアノード重なり面積ＢＳ２は、６μｍ2－２０μｍ2である。
【0234】
オプションとして、第３のアノード重なり面積ＢＳ３は、０μｍ2－２５μｍ2である。オプションとして、第３のアノード重なり面積ＢＳ３は、１．５μｍ2－２５μｍ2である。または、第３のアノード重なり面積ＢＳ３は５μｍ2－２０μｍ2である。
【0235】
オプションとして、第４のアノード重なり面積ＢＳ４は、０μｍ2－３０μｍ2である。オプションとして、第４のアノード重なり面積ＢＳ４は１．５μｍ2－２５μｍ2である。または、第１のアノード重なり面積ＢＳ４は、６μｍ2－２０μｍ2である。
【0236】
特定の実施では、本出願の実施形態において、図１４ａおよび１４ｂに、図８ａから８ｄに関連して示されるように、補助絶縁層が、ベース基板１０００から離れる第２のタッチ電極８２０側にさらに提供され得る。また、ベース基板１０００から離れる補助絶縁層側にも補助電極８４０を設けてもよい。例示的に、補助電極８４０はフローティング状態であり、信号を伝送しない。もちろん、補助電極８４０は、第１のタッチ電極８１０と同一の層および／又は同一の材質からなることができる。
【0237】
図１４ａおよび図１４ｂおよび図８ａから図８ｄに示すように、絶縁層８３０が、ベース基板１０００から離れた第１のタッチ電極８１０の側に提供されることが理解できる。補助電極８４０は、ベース基板１０００から離れた８３０側にも提供される。補助電極８４０は、フローティング状態であり、信号を伝送しない。補助電極８４０は、第２のタッチと電極８２０（または８１１）同じ層に形成することができ、および／または同じ材料で形成される。
【0238】
特定の実施において、本出願の実施形態において、図１５に示すように、表示パネルは、非表示領域に位置する電源入力線ＶＤＤＩＮをさらに含む。サブピクセルにおける電源信号線パターンＶＤＤは、電源入力線ＶＤＤＩＮに電気的に接続されている。例示的に、隣接する２列のサブピクセルの電源信号線パターンＶＤＤは、電源入力線ＶＤＤＩＮを介して電気的に接続されるか、または、同じ色の隣接する２列のサブピクセルに対応する電源信号線パターンＶＤＤは、電源入力線ＶＤＤＩＮを介して電気的に接続される。例示的に、電源入力線ＶＤＤＩＮは、電源信号線パターンＶＤＤと同じ層に提供される。または、電源入力線ＶＤＤＩＮと電源信号線パターンＶＤＤとは別層に配置することもできるので、電源信号線パターンＶＤＤおよび電源入力線ＶＤＤＩＮはビアホールを介して電気的に接続する必要がある。また、データラインパターンＤＡおよび電源入力線ＶＤＤＩＮは同一の導電層に提供されなくてもよい。
【0239】
なお、上記各実施形態は、適宜組み合わせることが可能であり、各数値範囲も適宜調整可能であることが理解できる。
【0240】
本出願の実施形態は、本出願の実施形態によって提供される上述の表示パネル、例えば、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）を含む表示装置をさらに提供する。当該表示装置の問題を解決する原理は、前述の表示パネルの場合と同様であるため、表示装置の実装は、前述の表示パネルの実装を参照することができ、ここでは繰り返しは繰り返さない。
【0241】
特定の実施において、本出願の実施形態において、表示装置は、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートパソコン、デジタルフォトフレーム、ナビ、時計、ブレスレット。表示装置の他の不可欠な構成要素は、当業者が理解すべき構成要素であり、ここでは繰り返されず、本出願に対する限定として使用されるべきではない。
【0242】
本出願の好ましい実施形態について説明してきたが、当業者は、基本的な創造的概念を学んだ後、これらの実施形態に追加の変更および修正を加えることができる。したがって、添付の特許請求の範囲は、好ましい実施形態および本出願の範囲内に入るすべての変更および修正を含むと解釈されることを意図している。
【0243】
明らかに、当業者は、本出願の実施形態の精神および範囲から逸脱することなく、本出願の実施形態にさまざまな変更および修正を加えることができる。このように、本出願の実施形態のこれらの変更および変形が、本出願の特許請求の範囲およびそれらの同等技術の範囲内にある場合、本出願は、これらの変更および変形も含むことを意図する。
【図1】
【図2】
【図3】
【図4】
【図5a】
【図5b】
【図5c】
【図5d】
【図5e】
【図5f】
【図5g】
【図5h】
【図5i】
【図6a】
【図6b】
【図6c】
【図6d】
【図6e】
【図6f】
【図6g】
【図7a】
【図7b】
【図7c】
【図7d】
【図7e】
【図7f】
【図7g】
【図7h】
【図8a】
【図8b】
【図8c】
【図8d】
【図9a】
【図9b】
【図9c】
【図10a】
【図10b】
【図11】
【図12】
【図13a】
【図13b】
【図14a】
【図14b】
【図15】
【国際調査報告】