特表 2023-549535 モノリシック半導体ＬＥＤ表示システム及びそのデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2023-11-27

(54)【発明の名称】モノリシック半導体ＬＥＤ表示システム及びそのデバイス

(51)【国際特許分類】

   G09F 9/33 20060101AFI20231117BHJP

   G09F 9/30 20060101ALI20231117BHJP

   H01L 33/08 20100101ALI20231117BHJP

   H01L 33/32 20100101ALI20231117BHJP

   H01L 33/00 20100101ALI20231117BHJP

   H01L 33/02 20100101ALI20231117BHJP

【ＦＩ】

G09F9/33

G09F9/30 338

H01L33/08

H01L33/32

H01L33/00 J

H01L33/02

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2023528954

(86)(22)【出願日】2021-11-15

(85)【翻訳文提出日】2023-06-13

(86)【国際出願番号】 US2021059392

(87)【国際公開番号】W WO2022104215

(87)【国際公開日】2022-05-19

(31)【優先権主張番号】63/114,247

(32)【優先日】2020-11-16

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】523177861

【氏名又は名称】イノベーション セミコンダクター

(74)【代理人】

【識別番号】100102978

【弁理士】

【氏名又は名称】清水 初志

(74)【代理人】

【識別番号】100205707

【弁理士】

【氏名又は名称】小寺 秀紀

(74)【代理人】

【識別番号】100160923

【弁理士】

【氏名又は名称】山口 裕孝

(74)【代理人】

【識別番号】100119507

【弁理士】

【氏名又は名称】刑部 俊

(74)【代理人】

【識別番号】100142929

【弁理士】

【氏名又は名称】井上 隆一

(74)【代理人】

【識別番号】100148699

【弁理士】

【氏名又は名称】佐藤 利光

(74)【代理人】

【識別番号】100188433

【弁理士】

【氏名又は名称】梅村 幸輔

(74)【代理人】

【識別番号】100128048

【弁理士】

【氏名又は名称】新見 浩一

(74)【代理人】

【識別番号】100129506

【弁理士】

【氏名又は名称】小林 智彦

(74)【代理人】

【識別番号】100114340

【弁理士】

【氏名又は名称】大関 雅人

(74)【代理人】

【識別番号】100214396

【弁理士】

【氏名又は名称】塩田 真紀

(74)【代理人】

【識別番号】100121072

【弁理士】

【氏名又は名称】川本 和弥

(74)【代理人】

【識別番号】100221741

【弁理士】

【氏名又は名称】酒井 直子

(74)【代理人】

【識別番号】100114926

【弁理士】

【氏名又は名称】枝松 義恵

(72)【発明者】

【氏名】ハーテンスヴェルド マシュー ティー．

【テーマコード（参考）】

5C094

5F241

【Ｆターム（参考）】

5C094AA05

5C094AA15

5C094AA44

5C094BA03

5C094BA23

5C094CA19

5C094DB01

5C094FB14

5F241AA42

5F241AA47

5F241BB18

5F241BC03

5F241BC44

5F241BC47

5F241CA04

5F241CA05

5F241CA12

5F241CA40

5F241CA74

5F241CB05

5F241CB22

5F241CB33

5F241FF06

(57)【要約】

複数の発光スイッチデバイスを形成するために製作された層状の半導体材料システムを含むモノリシック半導体ＬＥＤ表示システム。発光スイッチデバイスのそれぞれは、共通の基板から異なる軸に沿って延び、かつドライバデバイス及び発光ダイオードを含む。ドライバデバイスのそれぞれは、基板から隣接する順序でかつ直列に、第１のタイプのドープ領域、第２のタイプのドープ領域、及び別の第１のタイプのドープ領域を含む。層状の半導体材料のうちのＬＥＤ素子に利用されない領域は、発光スイッチデバイスのそれぞれのために、ドープ領域のうちの２つ以上に回路を形成するために製作される。
【選択図】図３

【特許請求の範囲】

【請求項1】

モノリシック半導体発光ダイオード表示システムであって、以下:
複数の発光スイッチデバイスを形成するために製作された層状の半導体材料システムであって、前記発光スイッチデバイスのそれぞれが、共通の基板から異なる軸に沿って延び、かつドライバデバイス及び発光ダイオードを備え、前記ドライバデバイスのそれぞれが、前記基板から隣接する順序で及び直列に、第１のタイプのドープ領域、第２のタイプのドープ領域、及び別の前記第１のタイプのドープ領域を備える、前記層状の半導体材料システムと、
前記発光スイッチデバイスを形成するために利用されず、かつ前記発光スイッチデバイスに隣接し、前記発光スイッチデバイスのための回路を形成するために製作されている、前記層状の半導体材料システムの領域と
を備える、前記システム。

【請求項2】

前記層状の半導体材料システムが、層状のＧａＮ材料システムである、請求項１に記載のシステム。

【請求項3】

前記ドープ領域のうちの２つ以上における回路が、アクティブマトリックス回路をさらに備える、請求項１に記載のシステム。

【請求項4】

前記アクティブマトリックス回路が、以下:
前記ドープ領域のうちの２つ以上に形成された少なくとも１つの電界効果トランジスタと、
前記発光スイッチデバイスと前記少なくとも１つの電界効果トランジスタとの間に形成されたコンデンサと
をさらに備える、請求項３に記載のシステム。

【請求項5】

前記ドープ領域のうちの２つ以上における回路が、ＣＭＯＳ回路をさらに備える、請求項１に記載のシステム。

【請求項6】

前記ＣＭＯＳ回路が、以下:
前記第１のタイプのドープ領域及び前記第２のタイプのドープ領域の選択された部分における、１つまたは複数のＰ－ＭＯＳトランジスタと、
Ｐ型領域及び隣接する第２のＮ型領域の、他の選択された部分における、１つまたは複数のＮ－ＭＯＳトランジスタと
をさらに備える、請求項５に記載のシステム。

【請求項7】

前記ドープ領域のうちの２つ以上における回路が、パッシブマトリックス制御回路をさらに備える、請求項１に記載のシステム。

【請求項8】

モノリシック半導体発光ダイオード表示システムを製造するための方法であって、以下の工程:
複数の発光スイッチデバイスを形成するために層状の半導体材料システムを製作する工程であって、前記発光スイッチデバイスのそれぞれが、共通の基板から異なる軸に沿って延び、かつドライバデバイス及び発光ダイオードを備え、前記ドライバデバイスのそれぞれが、前記基板から隣接する順序で及び直列に、第１のタイプのドープ領域、第２のタイプのドープ領域、及び別の前記第１のタイプのドープ領域を備える、前記製作する工程、ならびに
ＬＥＤ素子に利用されずかつ前記ＬＥＤ素子に隣接する、前記層状の半導体材料システムの領域において、前記発光スイッチデバイスのそれぞれのために、前記ドープ領域のうちの２つ以上に回路を製作する工程
を含む、前記方法。

【請求項9】

前記層状の半導体材料システムが、層状のＧａＮ材料システムである、請求項８に記載の方法。

【請求項10】

前記ドープ領域のうちの２つ以上における回路が、アクティブマトリックス制御回路を備える、請求項８に記載の方法。

【請求項11】

前記アクティブマトリックス回路が、
前記ドープ領域のうちの２つ以上に形成された少なくとも１つの電界効果トランジスタと、
前記発光スイッチデバイスと前記少なくとも１つの電界効果トランジスタとの間に形成されたコンデンサと
をさらに備える、請求項１０に記載の方法。

【請求項12】

前記ドープ領域のうちの２つ以上における回路が、ＣＭＯＳ回路をさらに備える、請求項８に記載の方法。

【請求項13】

前記ＣＭＯＳ回路が、
前記第１のタイプのドープ領域及び前記第２のタイプのドープ領域の選択された部分における、１つまたは複数のＰ－ＭＯＳトランジスタと、
Ｐ型領域及び隣接する第２のＮ型領域の、他の選択された部分における、１つまたは複数のＮ－ＭＯＳトランジスタと
をさらに備える、請求項１２に記載の方法。

【請求項14】

前記ドープ領域のうちの２つ以上における回路が、パッシブマトリックス制御回路をさらに備える、請求項８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２０年１１月１６日に出願された米国仮特許出願第６３／１１４，２４７号の利益を主張し、その全体が参照により本明細書に組み込まれる。

【0002】

分野
本技術は、モノリシック半導体ＬＥＤ表示システム及びそのデバイスに関する。

【背景技術】

【0003】

背景
概して、図１に示されるようなパッシブマトリックス表示技術及びアクティブマトリックス表示技術を含む２つのタイプの表示技術がある。パッシブマトリックス表示技術では、ＬＥＤのアノードとカソードの接続部は、それぞれ行と列で互いに結び付けられる。このパッシブマトリックス表示技術は、実装するのが最も容易い表示技術であるが、その充電状態を保持できないことと併せて、各ＬＥＤ素子の電流の漏れの付加的な性質のため、パッシブマトリックス表示技術は高解像度をサポートできない。アクティブマトリックス表示技術では、トランジスタ（ＦＥＴ）及びコンデンサは、マトリックスの行／列ラインからＬＥＤを分離し、ＬＥＤ輝度のために充電状態を保存する。アクティブマトリックス表示装置の根本的な要素は、２つのトランジスタ（パス及び駆動）、及び１つのストレージコンデンサを含むサブピクセルであり、３つのサブピクセルが１つのピクセルを構成する。

【0004】

今日まで、マイクロＬＥＤ、さらには有機ＬＥＤ（ＯＬＥＤ）表示装置を作成するために、業界は種々の材料システム及び方法を使用して、これらの追加されたトランジスタ及び／またはコンデンサ要素を統合して、所望のアクティブマトリックス表示技術またはパッシブマトリックス表示技術を実装してきた。特に、業界の主要な手法は、ガラス上またはシリコン内にトランジスタを製作し、次にトランジスタを、図２に示されるような第２の基板上に製作されたＬＥＤと対にすることであった。残念なことに、業界のこの主要な手法は、時間を要し、高価であり、かつ空間効率的ではなく、より高い解像度及び／またはよりコンパクトなディスプレイフットプリントを制限している。

【発明の概要】

【0005】

概要
複数の発光スイッチデバイスを形成するために製作された層状の半導体材料システムを含むモノリシック半導体ＬＥＤ表示システム。発光スイッチデバイスのそれぞれは、共通の基板から異なる軸に沿って延び、かつドライバデバイス及び発光ダイオードを含む。ドライバデバイスのそれぞれは、基板から隣接する順序で、かつ直列に、第１のタイプのドープ領域、第２のタイプのドープ領域、及び別の第１のタイプのドープ領域を含む。ＬＥＤ素子に利用されない層状の半導体材料の領域は、発光スイッチデバイスのそれぞれのために、ドープ領域の２つ以上に回路を形成するために製作される。

【0006】

複数の発光スイッチデバイスを形成するために層状の半導体材料システムを製作する工程と、ＬＥＤ素子に利用されない層状の半導体材料システムの領域内で、ドープ領域の２つ以上に回路を製作する工程とを含む、モノリシック半導体ＬＥＤ表示システムを製造するための方法。発光スイッチデバイスのそれぞれは、共通の基板から異なる軸に沿って延び、かつドライバデバイス及び発光ダイオードを含む。ドライバデバイスのそれぞれは、基板から隣接する順序で、かつ直列に、第１のタイプのドープ領域、第２のタイプのドープ領域、及び別の第１のタイプのドープ領域を含む。

【0007】

したがって、本技術の例は、先行する業界の設計及び手法と比較して、より高い解像度、よりコンパクトな表示領域、より優れた性能、及び削減された製作費を備えたモノリシックＬＥＤ表示システムを提供する。本技術の例では、モノリシック半導体ＬＥＤ表示システムは、隣接する集積回路のために１つまたは複数の発光スイッチデバイスを形成する上で使用される同じ層を有利に利用する。

【図面の簡単な説明】

【0008】

【図1】パッシブマトリックス表示技術及びアクティブマトリックス表示技術の先行技術の図である。

【図2】第２の基板に製作されたＬＥＤの先行技術の図である。

【図3】完全に統合されたＬＥＤを有するモノリシック半導体ＬＥＤ表示システムの一部分の例の部分的な回路図及び部分的な断面図である。

【図4】図３に示される統合されたＬＥＤの部分的な回路図、部分的な斜視図、及び部分的な分解組立図である。

【図5】１つまたは複数の発光スイッチデバイス及び集積回路を含むモノリシック半導体ＬＥＤ表示システムを製造するための方法の例の断面図である。

【図6】１つまたは複数の発光スイッチデバイス及び集積回路を含むモノリシック半導体ＬＥＤ表示システムを製造するための方法の例の断面図である。

【図7】モノリシック半導体ＬＥＤ表示でシステムの例の制御回路の要素の部分的な断面図である。

【図8】並列出力への直列入力を形成して、例示的なモノリシック半導体ＬＥＤ表示システムにおいて発光スイッチデバイスの数百／数千の行及び列を駆動するために使用される制御回路の図である。

【発明を実施するための形態】

【0009】

詳細な説明
アクティブマトリックス表示技術として構成されたモノリシック半導体ＬＥＤ表示システム１００の一部分の例は、図３に示されている（モノリシック半導体ＬＥＤ表示システム１００のより大きい部分の例示的な図は、図８に示されている）。モノリシック半導体ＬＥＤ表示システム１００のこの例示的な部分は、発光スイッチデバイスの１つ１０２（１）と、集積回路１０４（１）を含む。ただし、モノリシック半導体ＬＥＤ表示システム１００は、あくまで一例としての、それぞれが集積制御回路を有する複数の発光スイッチデバイスなど、他のタイプ及び数のシステム、デバイス、コンポーネント、または他の構成の他の要素を含み得る。本技術は、先行する業界の設計及び手法と比較して、より高い解像度、よりコンパクトな表示領域、より優れた性能、及び削減された製作費を備えたモノリシックＬＥＤ表示システムを提供することを含むいくつかの利点を提供する。本技術の例は、１つまたは複数の発光スイッチデバイスを形成する上で使用されるのと同じ層を、隣接する集積制御回路のために有利に利用する。

【0010】

この例では、図３～図８に示される発光スイッチデバイス１０２（１）～１０２（ｎ）（本明細書では垂直ＬＥＤ／ＦＥＴとも呼ばれる。ただし、他の方向も使用され得る）のそれぞれは、例としてのみ、サファイアウエハなどの基板の表面から軸に沿って延びる。図示及び説明を容易にするために、発光スイッチデバイスの１つ１０２（１）及び集積回路の対応する１つ１０４（１）が、本明細書により詳細に図示及び説明される。この例では、モノリシック半導体ＬＥＤ表示システム１００の他の発光スイッチデバイス１０２（２）～１０２（ｎ）及び他の対応する集積回路１０４（２）～１０４（ｎ）は、発光スイッチデバイスの１つ１０２（１）及び集積回路１０４（１）の対応する１つと同じ構造及び動作を有する。ただし、他の例では、他の発光スイッチデバイス及び／または集積回路の１つまたは複数は、他の構成の他のコンポーネントまたは他の要素を含み得る。

【0011】

図３～図４をより詳細に参照すると、この例では、発光スイッチデバイスの１つ１０２（１）は、発光ダイオード１１８、駆動電界効果トランジスタ（ＦＥＴ）１１４、または他のデバイスドライバを含む。ただし、発光スイッチデバイスは、他のタイプ及び／または数の他のコンポーネント、及び／または他の構成の他の要素を含むことがあるであろう。さらに、この例では、その全体が参照により本明細書に組み込まれる米国特許第１１，０１１，５７１号に、例として図示及び説明されるように、発光ダイオード１１８は、電源Ｖ_ｄｄ１２０と駆動ＦＥＴ１１４との間で直列に結合され、駆動ＦＥＴ１１４もまた、発光ダイオード１１８の動作状態を制御するために接地に直列で結合される。

【0012】

他のタイプのドライバまたはスイッチが使用され得るが、駆動ＦＥＴ１１４または他のデバイスは、ＬＥＤ１１８の動作状態、つまり、この例ではオン状態またはオフ状態を制御するために結合される。各サブピクセル１０５（１）～１０５（ｎ）は、発光スイッチデバイスの１つ１０２（１）～１０２（ｎ）、集積回路の対応するもの１０４（１）～１０４（ｎ）、及び図８のより大きい部分に例として示されるコンデンサ１１２を含み、駆動ＦＥＴ１１４または他のデバイスドライバの対応するもので変調された輝度を有することができる。

【0013】

この例では、駆動ＦＥＴ１１４は、基板１２１の表面上に位置する駆動ＦＥＴ１１４のｎ型ＧａＮ層１２２を含む。駆動ＦＥＴ１１４のこの層は、基板１２１上で成長または別様に形成された、ＦＥＴの電子が豊富なソース領域である。ただし、意図的にではなくドープされた（ｕ－ＧａＮ）またはｐ－ＧａＮなど、他のタイプのソース領域も使用され得る。

【0014】

次に、駆動ＦＥＴ１１４または他のデバイスドライバは、上述のｎ型ＧａＮ層１２２に位置するＦＥＴ１１４のｐ型ＧａＮ層１２４を有する。このｐ型ＧａＮ層１２４は、ｎ型ＧａＮ層１２２上で成長または別様に形成された、ＦＥＴ１１４の電子が不足したチャネル領域である。ただし、ｕ－ＧａＮまたはｎ－ＧａＮなどの他のタイプのチャネル領域も使用され得る。

【0015】

次に、駆動ＦＥＴ１１４または他のデバイスドライバは、上述のｐ型ＧａＮ層１２４の上に形成されたＦＥＴのｎ型ＧａＮ層１２６を有する。このｎ型ＧａＮ層１２６は、ｐ型ＧａＮ層１２４上で成長または別様に形成された、ＦＥＴ１１４の電子が豊富なドレイン領域である。ただし、ｐ－型ＧａＮ層などの他のタイプのドレイン領域または電荷収集領域領域も使用され得る。図３～図４に示されるように、ＦＥＴのこれらのエッチングされた層は、基板の表面から垂直軸Ａ－Ａに沿って延びる。

【0016】

次は、駆動ＦＥＴ１１４の上方の、基板１２１の表面から同軸に沿って延びる、発光スイッチデバイスの１つ１０２（１）のＬＥＤ１１８である。この例では、駆動ＦＥＴ１１４のドレイン領域または電荷収集領域のｎ型ＧａＮ層１２６は、有利なことにＬＥＤ１１８と共有され、ＬＥＤ１１８の電子が豊富な領域として機能する。さらに、他の構成が使用され得るが、上述されたように、ＬＥＤ１１８及び駆動ＦＥＴ１１４は、それぞれ、単一の軸Ａ－Ａに沿って基板の表面から延びるように構築されて、はるかにコンパクトな狭い設計を可能にし、はるかに高い解像度を達成できるように発光スイッチデバイス１０２～１０２（ｎ）のより密な間隔を可能にする。

【0017】

次に、他のタイプの層及び／または井戸、ならびに他のバリアが使用され得るが、ＬＥＤ１１８は、例えば、光を効率よく生成する、ＬＥＤ用のＩｎＧａＮまたはＡｌＧａＮ量子井戸、及びＧａＮまたはＡｌＧａＮバリアを有する多重量子井戸（ＭＱＷ）を含む層１２８を有する。より具体的には、この例では、ＬＥＤ１１８からの発光は、窒化インジウムガリウム（ＩｎＧａＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）の層が、光の生成のために電子と正孔の対を捕捉するためにＧａＮまたはＡｌＧａＮの層間に閉じ込められるＭＱＷ領域を含むこの層１２８を利用する。他の例では、スペクトル発光を改変する材料の１つまたは複数の他の層が使用される場合がある。さらなる例として、追加の層の１つまたは複数は、色変換器を含む場合がある。

【0018】

次に、他のタイプの層が使用され得るが、ＬＥＤ１１８は、ＭＱＷ領域を有する層１２８に形成されたｐ－ＧａＮ層１３０を有する。多重量子井戸（ＭＱＷ）領域を含む層１２８を有するこのｐ－ＧａＮ層１３０及び共有されたｎ－ＧａＮ層１２６は、発光スイッチデバイスの１つ１０２（１）のためのＬＥＤ１１８のこの例を完成する。ただし、ＬＥＤは、他のタイプ及び／または数の他の層及び／または素子を有し得る。したがって、この例では、ＬＥＤ１１８及び駆動ＦＥＴ１１４は、共有された層１２６、及び駆動ＦＥＴ１１４と直列に接続され、ＬＥＤ１１８を「オン」動作状態または「オフ」動作状態の間で切り替えることができ、この発光スイッチデバイス１０２は、モノリシック半導体ＬＥＤ表示システム１００を通して複数の他の発光スイッチデバイス１０２（１）～１０２（ｎ）で繰り返され得る。

【0019】

一方、基板１２１の表面から軸Ａ－Ａに沿って延びる例示的な発光スイッチデバイス１０２（１）のこの設計により、発光スイッチデバイス１０２（２）～１０２（ｎ）及び回路１０４（２）～１０４（ｎ）の対応するものについてと同様に、回路１０４（１）はまた、例示的な発光スイッチデバイス１０２（１）に隣接して有利に形成され、発光スイッチデバイス１０２（１）の１つの駆動ＦＥＴ１１４及びＬＥＤ１１８のために使用されている上述の同じ層の一部を利用し得る。図示及び説明を容易にするために、発光スイッチデバイスの１つ１０２（１）のための回路１０４（１）が、本明細書により詳細に図示及び説明される。

【0020】

この例では、パッシブマトリックス表示技術用などの他のタイプの回路が使用され得るが、発光スイッチデバイスの１つ１０２（１）のための回路１０４（１）は、アクティブマトリックス表示技術を実装する。さらに、この例では、他のモノリシック半導体ＬＥＤ表示システム１００の他の発光スイッチデバイス１０２（１）～１０２（ｎ）のための回路１０４（１）～１０４（ｎ）は、発光スイッチデバイスの１つ１０２（１）のための回路１０４（１）と同じ要素、構成、及び動作を有する。ただし、他の例では、発光スイッチデバイス１０２（１）～１０２（ｎ）の対応するもののための回路１０４（１）～１０４（ｎ）の１つまたは複数は、他の構成の他のコンポーネントまたは他の要素を含み得る。例示的な発光スイッチデバイス１０２（１）とプレーナーＦＥＴ１１０との間のエッチングされた空間は、任意選択で誘電体及び金属で充填されて、コンデンサ１１２を形成し得る。さらに、本明細書に図示及び説明される異なる例では、プレーナーＦＥＴは、アクティブマトリックス回路１０４（１）で使用されるプレーナーＦＥＴであるプレーナーＦＥＴ１１０を含み得、他の例では、「プレーナーＦＥＴ」はまた、図７に示されるような制御回路を製造するために使用される表示装置の外部プレーナーＦＥＴを指す場合があり、図示される例では、ＮＭＯＳ ＦＥＴはプレーナーＦＥＴ１３６と呼ばれ、ＰＭＯＳ ＦＥＴはプレーナーＦＥＴ１４０と呼ばれる。

【0021】

したがって、図３及び図６の例に示されるように、回路１０４（１）は、駆動ＦＥＴ１１４のゲートとソースとの間に結合されたコンデンサ１１２とともに、駆動ＦＥＴ１１４のゲートに結合されたソース、ゲート、及びドレインを有するプレーナーＦＥＴ１１０を含む。ただし、回路は他のタイプ及び／または数のコンポーネントまたは他の構成の要素を含み得る。

【0022】

上述のこの例に示されるように、ＦＥＴ１１４及びＬＥＤ１１８によって共有されるｎ－ＧａＮ層１２６は、プレーナーＦＥＴ１１０のソース及びドレインを形成するために、発光スイッチデバイスの１つ１０２（１）に隣接するが、それから離間されるようにエッチングされ得る。図７に示されるように、ＦＥＴ１１４及びＬＥＤ１１８によって共有されるｎ－ＧａＮ層１２６はまた、発光スイッチデバイスの１つ１０２（１）及び回路の対応する１つ１０４（１）に結合された、図８に示される追加の制御回路１０７（１）の一部として、プレーナーＦＥＴ１３６のソース及びドレインを形成するために、アクティブマトリックス回路１０４（１）から離間されるようにエッチングされ得る。類似した追加の制御回路は、発光スイッチデバイスの他のもの１０２（２）～１０２（ｎ）及び回路１０４（１）～１０４（ｎ）の対応するもののそれぞれに結合できる。また、この例では、駆動ＦＥＴ１１４または他のデバイスのための電子が不足したチャネル領域を形成するｐ型ＧａＮ層１２４は、プレーナーＦＥＴ１１０のチャネル領域を形成するために、発光スイッチデバイスの１つ１０２（１）に隣接するが、それから離間するようにエッチングされ得る。同様に、ｐ型層１２４は、制御回路１０７（１）の一部のためにプレーナーＦＥＴ１３６のチャネル領域、またはプレーナーＦＥＴ１４０のソース及びドレインを形成するために、この例ではアクティブマトリックス回路である回路１０４（１）に隣接するが、それから離間するようにエッチングされ得る。

【0023】

導電性接触子１３２及び１３４は、動作とルーティングの両方のために、例示的な発光スイッチデバイス１０２（１）、プレーナーＦＥＴ１３６、及びプレーナーＦＥＴ１４０に必要に応じて結合され得る。接触子には他のタイプの構成も使用できるであろうが、本例では、導電性接触子１３２は、ＬＥＤ１１８のｐ型ＧａＮ層１３０の上に及びプレーナーＦＥＴ１４０のｐ型層１２４の上に形成され得る。導電性接触子１３４は、動作とルーティング両方のために、プレーナーＦＥＴ１３６のｎ型ＧａＮ１２６、プレーナーＦＥＴ１３６のｎ型ＧａＮ１２６、及びモノリシック半導体ＬＥＤ表示システム１００のｎ型ＧａＮ１２２の上に形成され得る。ゲートコンデンサの以後の形成は、プレーナーＦＥＴ１３６及びプレーナーＦＥＴ１４０の両方の接触子の間の領域で行われ得る。したがって、効果的でコンパクトなモノリシック半導体ＬＥＤ表示システム１００を形成するために、このモノリシック半導体ＬＥＤ表示システム１００におけるそれぞれの層１２２、１２４、１２６、１２８、及び／または１３０の付着及びエッチングによって、集積回路１０４（１）～１０４（ｎ）及び例示的な制御回路１０７（１）などの制御回路のための例示的な回路、ならびに発光スイッチデバイス１０２（１）～１０２（ｎ）の１つなどがもたらされる。

【0024】

結果的に、本技術の例により、例示的な発光スイッチデバイス１０２（１）、ならびにアクティブマトリックス回路１０４（１）及び制御回路１０７（１）のためのプレーナーＦＥＴ１１０及びコンデンサ１１２（他のタイプの回路もこれらの層に形成されるであろうが）は、モノリシック表示システム構造１００（図８）において、例えばＧａＮ系の材料などの同じ材料から有利に形成され得、これにより製造に必要とされる材料の数は削減され、結果として効率が提供される。さらに、この設計は、例えば、アクティブマトリックス回路１０４（１）及び／または制御回路１０７（１）を別々に製造し、次にそれらをＬＥＤ１１８に対にしようとすることから生じる場合がある以前のエラーを排除する。さらに、本例により、図８のモノリシック半導体ＬＥＤ表示システム１００は、モノリシック半導体ＬＥＤ表示システム１００におけるそれぞれのための制御回路の空間効率的な統合とともに、複数の発光スイッチデバイス１０２（１）による高密度及び結果的に生じる高解像度を有することができる。

【0025】

図５～図６を参照すると、発光スイッチデバイス１０２の１つ（１）及び対応する集積回路１０４（１）を含むアクティブマトリックスＬＥＤ表示システム１００のこの部分の例を製造するための方法の例が示されている。本例では、それぞれのための他の発光スイッチデバイス１０２（１）及び対応するアクティブマトリックス集積回路１０４（１）は、同じように製造することができる。ただし、他の例では、１つまたは複数の他の製造手法が使用され得る。

【0026】

最初に、アクティブマトリックス半導体ＬＥＤ表示システム１００の一部分のエッチングされていないスタックが図５に示される。エッチングの前、本例のスタックは、基板（図５では図示せず）の表面上のｎ型ＧａＮ層１２２、ｐ型ＧａＮ層１２４、共有ｎ型ＧａＮ層１２６、ＭＱＷ領域１２８を有する層、及びｐ型ＧａＮ層１３０を含む。ただし、スタックは、本明細書の他の例に示される他のタイプ及び／または数の他の層及び／または導電性接触子を含むこともできるであろう。

【0027】

図６の本例に示されるように、アクティブマトリックス半導体ＬＥＤ表示システム１００の一部分のためのこのスタックの層１２２、１２４、１２６、１２８、及び１３０は、基板の表面から軸に沿って延びる例示的な発光スイッチデバイス１０２（１）を形成するために、ならびに図３～図４に関してより詳細に説明されるコンデンサ１１２及びプレーナーＦＥＴ１１０をさらに含む隣接しかつ離間された回路１０４（１）を形成するために、エッチングされ得る。

【0028】

図７を参照すると、アクティブマトリックス素子１０４（１）とは別に、追加の制御回路１０７（１）はまた、発光スイッチデバイス１０２（１）の制御のためにこれらの同じ層において、及び同様に、他の発光スイッチデバイス１０２（２）～１０２（ｎ）のための例示的なシステム１００全体で作成できる。追加のプレーナーＦＥＴ１３６及び１４０は、図５に示される層１２２、１２４、１２６、１２８、及び１３０の同じ例示的な最初のスタックの中に選択的にエッチングされ得、示されている。特に、図３に示されるアクティブマトリックス回路１００用のプレーナーＦＥＴ１１０及び発光スイッチデバイス１０２によって利用される同じ層は、さらに選択的にエッチングされ、隣接するｐ型層１２４をｎ型層１２２と共にパターニングして、図７の右側に示されるように、プレーナーＦＥＴ１４０を作成し得る。図７の本例では、Ｎ－ＭＯＳ１３６トランジスタ及びＰ－ＭＯＳトランジスタ１４０は、（図７の右側に概略で示されるように）直列に結合されて、例として制御回路１０７（１）の素子用にＣＭＯＳインバータを形成する。ただし、これらの層では、他のタイプの制御回路を有利にエッチングできる。

【0029】

図８を参照すると、シリアル入力を受け取り、並列出力を生成して、発光スイッチデバイス１０２（１）～１０２（ｎ）のためのアクティブマトリックス回路１０４（１）～１０４（ｎ）の数百／数千の行及び列を駆動するために使用される、表示制御回路１０７（１）及び他の発光スイッチデバイス用の他の制御回路の一例。本例では、図７の制御回路１０７（１）を有する一例によって示される追加の制御回路は、各サブピクセル１０５（１）～１０５（ｎ）を形成するアクティブマトリックス回路１０４（１）～１０４（ｎ）に送信するための信号を管理するために使用される、シフトレジスタ回路１４２（１）及び１４２（２）ならびにラッチ１４４（１）及び１４４（２）を含む。本例では、本技術により、概略される各サブピクセル１０５（１）～１０５（ｎ）は、上述のように層１２２、１２４、１２６、１２８、及び１３０内で統合される、例としてのみ図３～図６に関して図示及び説明された、アクティブマトリックス制御回路１０４（１）～１０４（ｎ）の１つを含む回路を有するであろう。従来、それぞれのために、これらの回路１０４（１）～１０４（ｎ）の各要素、及び例示的な制御回路１０７（１）によって示される制御回路のそれぞれは、別々の材料システムであり、ＰＣＢにリボンケーブルで、または数千の外部接触子を使用する高解像度ディスプレイにより信じられないほど面倒になるディスプレイ自体にシリコンチップを接合することによってのどちらかで接続されるであろう。しかしながら、プレーナートランジスタが、例えば発光スイッチデバイス１０２（１）に関して、発光スイッチデバイス１０２（１）などの発光スイッチデバイス１０２（１）～１０２（ｎ）のそれぞれを形成するために使用される同じ層１２２、１２４、１２６、１２８、及び１３０内に有利に統合されるアクティブマトリックス回路１０４（１）と制御回路１０７（１）の両方の素子を含む、この例示的な技術では、外部オフチップ接続の数が劇的に削減される。

【0030】

したがって、本明細書で例として図示及び説明されるように、本技術は、先行する業界の設計及び手法と比較して、より高い解像度、よりコンパクトな表示領域、より優れた性能、及び削減された製作費を備えたモノリシックＬＥＤ表示システム１００を提供する。さらに、本技術の例により、モノリシック半導体ＬＥＤ表示システム１００は、隣接する集積制御回路１０４（１）及び１０７（１）のために１つまたは複数の発光スイッチデバイス１０２（１）を形成する上で使用される同じ層を有利に利用する。

【0031】

このように、本技術の基本概念を説明したが、上述の詳細な開示は、単なる例として示されることを意図しており、これに限定されるものではないことは、当業者にはむしろ明らかであろう。本明細書に明示的に述べられていないが、様々な変更、改良、及び修正が発生し、当業者に企図される。これらの変更、改良、及び修正は、本明細書により示唆されることを意図しており、かつ本技術の趣旨及び範囲内にある。したがって、加えて、処理要素もしくは処理順序の記載順序、または番号、文字、もしくは他の名称の使用は、特許請求の範囲で指定される場合を除き、任意の順序に請求の過程を限定することを意図していない。したがって、本技術は、添付の特許請求の範囲及びその均等物によってのみ制限される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】