特表2024-509231 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ テンセント・アメリカ・エルエルシーの特許一覧

特表2024-509231イントラ予測の融合に関する修正

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9A
9B
9C
9D
10
11
12
13
14
15A
15B
16
17
18

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-02-29

(54)【発明の名称】イントラ予測の融合に関する修正

(51)【国際特許分類】

H04N 19/11 20140101AFI20240221BHJP

H04N 19/157 20140101ALI20240221BHJP

H04N 19/176 20140101ALI20240221BHJP

H04N 19/70 20140101ALI20240221BHJP

【ＦＩ】

H04N19/11

H04N19/157

H04N19/176

H04N19/70

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023554317

(86)(22)【出願日】2022-09-14

(85)【翻訳文提出日】2023-09-06

(86)【国際出願番号】 US2022076408

(87)【国際公開番号】W WO2023059972

(87)【国際公開日】2023-04-13

(31)【優先権主張番号】63/252,600

(32)【優先日】2021-10-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/943,275

(32)【優先日】2022-09-13

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】520353802

【氏名又は名称】テンセント・アメリカ・エルエルシー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎修

(72)【発明者】

【氏名】リー，リン

(72)【発明者】

【氏名】リー，シャン

(72)【発明者】

【氏名】リウ，シャン

【テーマコード（参考）】

5C159

【Ｆターム（参考）】

5C159MA04

5C159RC11

5C159TA31

5C159TB08

5C159TC31

5C159TC42

5C159UA02

5C159UA05

(57)【要約】

現在のブロックの１つ以上のイントラモード予測子が決定され、１つ以上のイントラモード予測子は、デコーダ側イントラモード導出（ＤＩＭＤ）又はテンプレートベースイントラモード導出（ＴＩＭＤ）のいずれかを介して現在のブロックの近傍サンプルに基づいて導出される。位置依存イントラ予測結合（ＰＤＰＣ）が適用されるかどうかは、１つ以上のイントラモード予測子に基づいて決定される。ＰＤＰＣが適用されるという決定に応答して、融合プロセスが、１つ以上のイントラモード予測子に対して実行されて、１つ以上のイントラモード予測子を単一イントラモード予測子に結合する。ＰＤＰＣが単一イントラモード予測子に基づいて適用されて、現在のブロックの修正された予測子を生成する。現在のブロックは、ＰＤＰＣによって生成された修正予測子に基づいて再構成される。

【特許請求の範囲】

【請求項1】

ビデオデコーダにおいて実行されるビデオデコーディングの方法であって、
コーディングされたビデオビットストリームから現在のブロック及び前記現在のブロックの近傍サンプルのコーディングされた情報を受信するステップと、
前記現在のブロックの１つ以上のイントラモード予測子を決定するステップであって、前記１つ以上のイントラモード予測子は、デコーダ側イントラモード導出（ＤＩＭＤ）又はテンプレートベースイントラモード導出（ＴＩＭＤ）のいずれかを介して前記現在のブロックの前記近傍サンプルに基づいて導出される、ステップと、
位置依存イントラ予測結合（ＰＤＰＣ）が適用されるかどうかを、前記１つ以上のイントラモード予測子に基づいて決定するステップと、
前記ＰＤＰＣが適用されると決定することに応答して、融合プロセスを前記１つ以上のイントラモード予測子に対して行うステップであって、前記融合プロセスは、１つ以上のイントラモード予測子を結合して、単一イントラモード予測子を生成する、ステップと、
前記ＰＤＰＣを前記単一イントラモード予測子に基づいて適用して、前記１つ以上のイントラモード予測子に対する前記融合プロセスに続いて前記現在のブロックの修正予測子を生成するステップと、
前記現在のブロックを前記ＰＤＰＣによって生成された前記修正予測子に基づいて再構成するステップと、を含む、方法。

【請求項2】

前記融合プロセスを実行するステップは、前記１つ以上のイントラモード予測子の重み付け結合に基づいて前記単一イントラモード予測子を生成するステップを含み、
前記ＰＤＰＣを適用するステップは、（ｉ）前記近傍サンプルのうちの１つ以上の近傍サンプル、及び（ｉｉ）前記単一イントラモード予測子の重み付け結合に基づいて、前記修正予測子を生成するステップをさらに含む、請求項１に記載の方法。

【請求項3】

前記１つ以上のイントラモード予測子を決定するステップは、
前記１つ以上のイントラモード予測子が前記ＤＩＭＤに基づいて導出されることに応答して、
第１のイントラモードに基づいて前記１つ以上のイントラモード予測子のうちの第１のイントラモード予測子を決定するステップであって、前記第１のイントラモードは、前記近傍サンプルに基づいて決定され、前記近傍サンプルの最も高いＨｏＧ（ｈｉｓｔｏｇｒａｍｏｆｇｒａｄｉｅｎｔ）に関連付けられる、ステップと、
第２のイントラモードに基づいて前記１つ以上のイントラモード予測子のうちの第２のイントラモード予測子を決定するステップであって、前記第２のイントラモードは、前記近傍サンプルに基づいて決定され、前記近傍サンプルの２番目に高いＨｏＧに関連付けられる、ステップと、
プラナーモードに基づいて１つ以上のイントラモード予測子のうちの第３のイントラモード予測子を決定するステップと、をさらに含む、請求項１に記載の方法。

【請求項4】

前記ＰＤＰＣが適用されるかどうかを決定するステップは、
前記ＤＩＭＤに基づいて導出された前記第１のイントラモードに基づいて前記ＰＤＰＣが適用可能かどうかを決定するステップをさらに含む、請求項３に記載の方法。

【請求項5】

前記ＰＤＰＣが適用されるかどうかを決定するステップは、
前記第１のイントラモード及び前記第２のイントラモードがアンギュラーモードであることに応答して、前記第１のイントラモード及び前記第２のイントラモードの平均アンギュラー値に基づいて前記ＰＤＰＣが適用可能かどうかを決定するステップと、
前記第１のイントラモード及び前記第２のイントラモードのうちの１つがアンギュラーモードであることに応答して、前記アンギュラーモードである前記第１のイントラモード及び前記第２のイントラモードのうちの１つ基づいて前記ＰＤＰＣが適用可能かどうかを決定するステップと、さらに含む、請求項３に記載の方法。

【請求項6】

前記ＰＤＰＣが適用されるかどうかを決定するステップは、
前記１つ以上のイントラモード予測子のうちの少なくとも１つがプラナーモード又はＤＣモードにであることに基づいて決定されることに応答して、前記ＰＤＰＣが適用可能であると決定するステップをさらに含む、請求項１に記載の方法。

【請求項7】

前記１つ以上のイントラモード予測子を決定するステップは、
前記１つ以上のイントラモード予測子が前記ＴＩＭＤに基づいて導出されることに応答して、
第１のイントラモードに基づいて前記１つ以上のイントラモード予測子のうちの第１のイントラモード予測子を決定するステップであって、前記第１のイントラモードは、前記近傍サンプルに基づいて決定され、前記近傍サンプルの最も小さいコスト値に関連付けられている、ステップと、
第２のイントラモードに基づいて前記１つ以上のイントラモード予測子のうちの第２のイントラモード予測子を決定するステップであって、前記第２のイントラモードは、前記近傍サンプルに基づいて決定され、前記近傍サンプルの２番目に小さいコスト値に関連付けられている、ステップと、を含む、請求項１に記載の方法。

【請求項8】

前記ＰＤＰＣが適用されるかどうかを決定するステップは、
前記ＴＩＭＤに基づいて導出された前記第１のイントラモードに基づいて前記ＰＤＰＣが適用可能かどうかを決定するステップをさらに含む、請求項７に記載の方法。

【請求項9】

【請求項10】

前記ＰＤＰＣが適用されるかどうかを決定するステップは、
前記第１のイントラモード及び前記第２のイントラモードのうちの少なくとも１つがプラナーモード又はＤＣモードであることに応答して、前記ＰＤＰＣが適用可能であると決定するステップをさらに含む、請求項７に記載の方法。

【請求項11】

請求項１～１０のいずれか一項に記載の方法を実行するように構成された処理回路機構を含む、装置。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年１０月５日に出願された米国仮出願第６３／２５２，６００号「ＭｏｄｉｆｉｃａｔｉｏｎｏｎＦｕｓｉｏｎｏｆＩｎｔｒａＰｒｅｄｉｃｔｉｏｎ」に対する優先権の利益を主張する２０２２年９月１３日に出願された米国仮出願第１７／９４３，２７５号「ＭＯＤＩＦＩＣＡＴＩＯＮＯＮＦＵＳＩＯＮＯＦＩＮＴＲＡＰＲＥＤＩＣＴＩＯＮ」に対する優先権の利益を主張する。先の出願の開示全体は、それら全体が参照により本明細書に援用される。

【0002】

本開示は、ビデオコーディングに一般的に関係する実施形態を記載する。

【背景技術】

【0003】

本明細書で提供される背景技術は、本開示の文脈を一般的に提示することを目的とする。本件の発明者の仕事は、その仕事がこの背景技術のセクションに記載されている範囲において、また、出願時に他の点では先行技術として適格でないかもしれない説明の態様は、本開示に対する先行技術として明示的にも暗示的にも認められていない。

【0004】

ビデオコーディングとデコーディングは、モーション補正を伴うインターピクチャ予測を用いて行われ得る。非圧縮デジタルビデオは、一連のピクチャを含むことができ、各ピクチャは、例えば、１９２０×１０８０の輝度サンプル及び関連する色差サンプルの空間寸法を有する。一連のピクチャは、例えば、例えば、１秒当たり６０ピクチャ／秒又は６０Ｈｚの固定又は可変のピクチャレートを有することができる。非圧縮ビデオは、特定のビットレート要件を有する。例えば、サンプル当たり８ビットでの１０８０ｐ６０４：２：０ビデオ（６０Ｈｚのフレームレートでの１９２０ｘ１０８０の輝度サンプル解像度）は、１．５Ｇｂｉｔ／ｓに近い帯域幅を必要とする。このようなビデオの１時間は、６００Ｇバイトを超える記憶空間を必要とする。

【0005】

ビデオコーディング及びデコーディングの１つの目的は、圧縮による入力ビデオ信号の冗長性の低減である。圧縮は、場合によっては、前述の帯域幅及び／又は記憶空間の必要性を２桁以上低減する助けとなり得る。可逆圧縮及び不可逆圧縮の両方、並びにそれらの組み合わせが用いられ得る。可逆圧縮とは、元の信号の正確なコピーを圧縮された元の信号から再構成することができる技術を指す。不可逆圧縮を使用するときに、再構成された信号は、元の信号と同一ではないことがあるが、元の信号と再構成された信号との間の歪みは、再構成された信号を意図されたアプリケーションに有用にするのには十分小さい。ビデオの場合、不可逆圧縮が広く用いられる。認容される歪みの量は、用途に依存し、例えば、特定の消費者ストリーミングアプリケーションのユーザは、テレビ配信アプリケーションのユーザよりも高い歪みを認容することがある。達成可能な圧縮比は、より高い許容可能／認容可能な歪みは、より高い圧縮比をもたらすことができることを反映できる。

【0006】

ビデオエンコーダ及びデコーダは、例えば、モーション補償、変換、量子化、及びエントロピーコーディングを含むいくつかの広範なカテゴリからの技術を利用することができる。

【0007】

ビデオコーデック技術は、イントラコーディングとして知られる技術を含むことができる。イントラコーディングでは、サンプル値は、以前に再構成された参照ピクチャからのサンプル又は他のデータを参照することなく表現される。いくつかのビデオコーデックでは、ピクチャは空間的にサンプルのブロックに細分化される。サンプルのすべてのブロックがイントラモードでコーディングされるときに、そのピクチャはイントラピクチャとすることができる。イントラピクチャと、独立デコーダリフレッシュピクチャのようなそれらの派生物は、デコーダ状態をリセットするために使用することができ、したがって、コーディングされたビデオビットストリーム及びビデオセッションにおける最初のピクチャとして、又は静止画像として使用され得る。イントラブロックのサンプルを変換に曝すことができ、変換係数がエントロピーコーディングの前に量子化され得る。イントラ予測は、変換前ドメインにおいてサンプル値を最小化する技術であり得る。場合によっては、変換後のＤＣ値が小さく、ＡＣ係数が小さいほど、エントロピーコーディング後のブロックを表すために所与の量子化ステップサイズで必要とされるビット数が少なくなる。

【0008】

例えばＭＰＥＧ－２世代コーディング技術から知られているような伝統的なイントラコーディングは、イントラ予測を使用しない。しかしながら、いくつかのより新しいビデオ圧縮技術は、例えば、空間的に隣接し、かつデコード順に先行するデータブロックのエンコード及び／又はデコード中に取得された、周囲のサンプルデータ及び／又はメタデータから試みる技術を含む。このような技法は、以後「イントラ予測」技術と呼ばれる。少なくともいくつかのケースでは、イントラ予測は再構成中の現在のピクチャからの参照データのみを使用し、参照ピクチャからの参照データは使用しないことに留意する。

【0009】

様々な形態のイントラ予測があり得る。所与のビデオコーディング技術において、そのような技術のうちの１つ以上を使用することができる場合、使用中の技術は、イントラ予測モードでコーディングされ得る。特定の場合には、モードは、サブモード及び／又はパラメータを有することができ、それらは、個別にコーディングすることができ、又はモードコードワードに含まれ得る。所与のモード、サブモード、及び／又はパラメータの組み合わせに対してどのコードワードをするかは、イントラ予測を通じてコーディング効率ゲインに影響を及ぼし、また、コードワードをビットストリームに変換するために使用されるエントロピーコーディング技術にも影響を及ぼす可能性がある。

【0010】

イントラ予測の特定のモードがＨ．２６４で導入され、Ｈ．２６５で改良され、ジョイント探索モデル（ＪＥＭ）、汎用ビデオコーディング（ＶＶＣ）、及びベンチマークセット（ＢＭＳ）のようなより新しいコーディング技術でさらに改良された。予測子ブロックは、既に利用可能なサンプルに属する近傍サンプル値を使用して形成され得る。近傍サンプルのサンプル値は、方向に従って予測子ブロックにコピーされる。使用中の方向への参照は、ビットストリームにおいてコーディングされ得、又はそれ自体が予測されてもよい。

【0011】

図１を参照すると、右下に描写されているのは、Ｈ．２６５の３３個の可能な予測子方向から知られている９個の予測子方向のサブセットである（３５個のイントラモードの３３個のアンギュラー（ａｎｇｕｌａｒ）モードに対応する）。矢印が収束する点（１０１）は、予測されているサンプルを表す。矢印は、サンプルが予測されている方向を表す。例えば、矢印（１０２）は、サンプル（１０１）が、水平から４５度の角度で、サンプル又は複数のサンプルから右上に向かって予測されることを示す。例えば、矢印（１０３）は、サンプル（１０１）が、水平から２２．５度の角度で、サンプル又は複数のサンプルから左下に向かって予測されることを示す。

【0012】

引き続き図１を参照すると、左上には、４×４サンプルの正方形ブロック（１０４）が描写されている（破線の太線で示されている）。正方形ブロック（１０４）は、１６個のサンプルを含み、各サンプルは「Ｓ」、Ｙ次元におけるその位置（例えば、行インデックス）、及びＸ次元におけるその位置（例えば、列インデックス）がラベル付けされている。例えば、サンプルＳ２１は、Ｙ次元における（上から）２番目のサンプルで、Ｘ次元における（左から）１番目のサンプルである。同様に、サンプルＳ４４は、Ｙ及びＸ次元の両方においてブロック（１０４）における第４のサンプルである。ブロックのサイズが４×４サンプルであるので、Ｓ４４は右下にある。さらに、同様の番号付けスキームに従った参照サンプルを示す。参照サンプルは、ブロック（１０４）に対して、Ｒ、そのＹ位置（例えば、行インデックス）、及びＸ位置（列インデックス）でラベル付けされている。Ｈ．２６４とＨ．２６５の両方で、予測サンプルは再構成中のブロックに隣接しているため、負の値を使用する必要はない。

【0013】

イントラピクチャ予測は、シグナリングされた予測方向によって適切に、近傍サンプルから参照サンプル値をコピーすることによって動くことができる。例えば、コーディングされたビデオビットストリームは、このブロックについて、矢印（１０２）と一致する予測方向を示すシグナリングを含むと仮定する。すなわち、サンプルは、予測サンプル又は複数のサンプルから水平方向から４５度の角度で右上に向かって予測される。その場合、サンプルＳ４１、Ｓ３２、Ｓ２３、及びＳ１４は、同じ参照サンプルＲ０５から予測される。次いで、サンプルＳ４４は、参照サンプルＲ０８から予測される。

【0014】

特定の場合には、特に方向が４５度で均一に割り切れないときに、参照サンプルを計算するために、複数の参照サンプルの値が、例えば補間を通して結合されてもよい。

【0015】

ビデオコーディング技術の発達に伴い、可能な方向の数が増加している。Ｈ．２６４（２００３年）では、９つの異なる方向を表すことができた。これは、Ｈ．２６５（２０１３年）で３３に増加し、開示時のＪＥＭ／ＶＶＣ／ＢＭＳでは、最大６５の方向をサポートすることができる。最も可能性の高い方向を識別するために実験が行われ、エントロピーコーディングにおける特定の技術が、より可能性の低い方向に対する特定のペナルティを許容して、少数のビットでそれらの可能性のある方向を表すために使用される。さらに、方向それ自体は、時として、隣接する、すでにデコードされたブロックで使用される隣接方向から予測され得る。

【0016】

図２は、経時的に増加する予測方向の数を示すために、ＪＥＭによる６５のイントラ予測方向を描写する概略（２０１）を示す。

【0017】

方向を表すコーディングされたビデオビットストリームにおけるイントラ予測方向ビットのマッピングは、ビデオコーディング技術によって異なることができ、例えば、予測方向の単純な直接マッピングからイントラ予測モード、コードワード、最も可能性の高いモードを伴う複雑な適応方式、及び類似の技術に及ぶ可能性がある。しかし、どのような場合でも、ビデオコンテンツにおいて、特定の他の方向よりも統計的に発生しにくい特定の方向があり得る。ビデオ圧縮の目標は冗長性の低減であるので、良好に動くビデオコーディング技術においては、より可能性の高い方向よりもより多くのビット数によって、より可能性の低い方向が表される。

【発明の概要】

【0018】

本開示の態様は、ビデオエンコーディング／デコーディングのための方法及び装置を提供する。いくつかの例では、ビデオデコーディングための装置は、受信回路機構及び処理回路機構を含む。

【0019】

本開示の一態様によれば、ビデオデコーダにおいて実行されるビデオデコーディングの方法が提供される。本方法では、現在のブロック及び現在のブロックの近傍サンプルのコーディングされた情報が、コーディングされたビデオビットストリームから受信され得る。現在のブロックの１つ以上のイントラモード予測子が決定され得、１つ以上のイントラモード予測子は、デコーダ側イントラモード導出（ＤＩＭＤ）又はテンプレートベースイントラモード導出（ＴＩＭＤ）のいずれかを介して現在のブロックの近傍サンプルに基づいて導出され得る。位置依存イントラ予測結合（ＰＤＰＣ）が適用されるかどうかは、１つ以上のイントラモード予測子に基づいて決定され得る。ＰＤＰＣが適用されるという決定に応答して、融合プロセスが、１つ以上のイントラモード予測子に対して実行され得、融合プロセスは、１つ以上のイントラモード予測子を結合して単一イントラモード予測子を生成することができる。ＰＤＰＣは、単一イントラモード予測子に基づいて適用され、１つ以上のイントラモード予測子に対する融合プロセスに続いて現在のブロックの修正予測子を生成することができる。現在のブロックは、ＰＤＰＣによって生成された修正予測子に基づいて再構成され得る。

【0020】

いくつかの実施形態では、融合プロセスは、１つ以上のイントラモード予測子の重み付け結合に基づいて単一イントラモード予測子を生成することを含むことができる。いくつかの実施形態では、（ｉ）近傍サンプルのうちの１つ以上の近傍サンプル、及び（ｉｉ）単一イントラモード予測子の重み付け結合に基づいて、修正予測子を生成することをさらに含むことができる。

【0021】

１つ以上のイントラモード予測子がＤＩＭＤに基づいて導出されることに応答して、１つ以上のイントラモード予測子の第１のイントラモード予測子は、第１のイントラモードに基づいて決定され得る。第１のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの最も高いＨｏＧ（ｈｉｓｔｏｇｒａｍｏｆｇｒａｄｉｅｎｔ）に関連付けられ得る。１つ以上のイントラモード予測子うちの第２のイントラモード予測子は、第２のイントラモードに基づいて決定され得る。第２のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの２番目に高いＨｏＧに関連付けられ得る。１つ以上のイントラモード予測子のうちの第３のイントラモード予測子は、プラナーモード（ｐｌａｎａｒｍｏｄｅ）に基づいて決定され得る。

【0022】

いくつかの実施形態では、ＰＤＰＣが適用可能かどうかは、ＤＩＭＤに基づいて導出された第１のイントラモードに基づいて決定され得る。

【0023】

第１のイントラモード及び第２のイントラモードが角度モードであることに応答して、第１のイントラモード及び第２のイントラモードの平均アンギュラー値に基づいてＰＤＰＣが適用可能かどうかが決定され得る。第１のイントラモード及び第２のイントラモードのうちの１つが角度モードであることに応答して、角度モードである第１のイントラモード及び第２のイントラモードのうちの１つ基づいてＰＤＰＣが適用可能かどうかが決定され得る。

【0024】

いくつかの実施形態では、１つ以上のイントラモード予測子のうちの少なくとも１つがプラナーモード又はＤＣモードに基づいて決定されることに応答して、ＰＤＰＣが適用可能であると決定され得る。

【0025】

１つ以上のイントラモード予測子のうちの第１のイントラモード予測子がＴＩＭＤに基づいて導出されることに応答して、１つ以上のイントラモード予測しのうちの第１のイントラモード予測子は、第１のイントラモードに基づいて決定され得、第１のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの最小コスト値に関連付けられ得る。１つ以上のイントラモード予測子のうちの第２のイントラモード予測子が第２のイントラモードに基づいて決定され得、第２のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの２番目に小さいコスト値に関連付けられ得る。

【0026】

いくつかの実施形態では、ＰＤＰＣが適用可能かどうかは、ＴＩＭＤに基づいて導出された第１のイントラモードに基づいて決定され得る。

【0027】

第１のイントラモード及び第２のイントラモードがアンギュラーモードであることに応答して、第１のイントラモード及び第２のイントラモードの平均アンギュラー値に基づいてＰＤＰＣが適用可能かどうかが決定され得る。第１のイントラモード及び第２のイントラモードのうちの１つがアンギュラーモードであることに応答して、アンギュラーモードである第１のイントラモード及び第２のイントラモードのうちの１つ基づいてＰＤＰＣが適用可能かどうかが決定され得る。

【0028】

いくつかの実施形態では、第１のイントラモード及び第２のイントラモードのうちの少なくとも１つがプラナーモード又はＤＣモードであることに応答して、ＰＤＰＣが適用可能であると決定され得る。

【0029】

本開示の別の態様によれば、装置が提供される。装置は、処理回路機構を有する。処理回路機構は、ビデオコーディングのための任意の方法を行うように構成され得る。

【0030】

本開示の態様はまた、命令を記憶する非一時的なコンピュータ可読媒体を提供し、命令は、ビデオデコーディングのためにコンピュータによって実行されるときに、コンピュータがビデオデコーディングのための方法のいずれかを実行させる非一時的なコンピュータ可読媒体を提供する。

【図面の簡単な説明】

【0031】

開示された主題のさらなる特徴、性質、及び様々な利点は、以下の詳細な説明及び添付の図面からより明らかになるであろう。

【0032】

【図1】イントラ予測モードの例示的なサブセットの概略図である。

【0033】

【図2】例示的なイントラ予測方向の図である。

【0034】

【図3】一実施形態による通信システム（３００）の簡略ブロック図の概略図である。

【0035】

【図4】一実施形態による通信システム（４００）の簡略ブロック図の概略図である。

【0036】

【図5】一実施形態によるデコーダの簡略ブロック図の概略図である。

【0037】

【図6】一実施形態によるエンコーダの簡略ブロック図の概略図である。

【0038】

【図7】別の実施形態によるエンコーダのブロック図を示す。

【0039】

【図8】別の実施形態によるデコーダのブロック図を示す。

【0040】

【図9A】本開示のいくつかの実施形態による、位置依存イントラ予測結合（ＰＤＰＣ）モードの第１の例示的な図である。

【0041】

【図9B】本開示のいくつかの実施形態による、ＰＤＰＣモードの第２の例示的な図である。

【0042】

【図9C】本開示のいくつかの実施形態による、ＰＤＰＣモードの第３の例示的な図である。

【0043】

【図9D】本開示のいくつかの実施形態による、ＰＤＰＣモードの第４の例示的な図である。

【0044】

【図10】本開示のいくつかの実施形態による、融合ありのデコーダ側イントラモード導出（ＤＩＭＤ）の概略図である。

【0045】

【図11】本開示のいくつかの実施形態による、テンプレートベースイントラモード導出（ＴＩＭＤ）の概略図である。

【0046】

【図12】本開示のいくつかの実施形態による、融合ありのＴＩＭＤの概略図である。

【0047】

【図13】本開示のいくつかの実施形態による、融合ありのＤＩＭＤの概略図である。

【0048】

【図14】本開示のいくつかの実施形態による、融合ありのＴＩＭＤの概略図である。

【0049】

【図15A】本開示のいくつかの実施形態による、融合を伴うＤＩＭＤの例示的な処理である。

【0050】

【図15B】本開示のいくつかの実施形態による、ＴＩＭＤモードの例示的な処理である。

【0051】

【図16】本開示のいくつかの実施形態による、例示的なデコーディングプロセスを概説するフローチャートを示す。

【0052】

【図17】本開示のいくつかの実施形態による、例示的なエンコーディングプロセスを概説するフローチャートを示す。

【0053】

【図18】一実施形態によるコンピュータシステムの概略図である。

【発明を実施するための形態】

【0054】

図３は、本開示の一実施形態による通信システム（３００）の簡略ブロック図を示す。通信システム（３００）は、例えばネットワーク（３５０）を介して互いに通信することができる複数の端末デバイスを含む。例えば、通信システム（３００）は、ネットワーク（３５０）を介して相互接続された第１の対の端末デバイス（３１０）及び（３２０）を含む。図３の例では、第１の対の端末デバイス（３１０）及び（３２０）は、データの一方向伝送を行う。例えば、端末デバイス（３１０）は、ネットワーク（３５０）を介した他の端末デバイス（３２０）への伝送のために、ビデオデータ（例えば、端末デバイス（３１０）によってキャプチャされるビデオピクチャのストリーム）をコーディングしてもよい。エンコーディングされたビデオデータは、１つ以上のコーディングされたビデオビットストリームの形態で送信され得る。端末デバイス（３２０）は、ネットワーク（３５０）からコーディングされたビデオデータを受信し、コーディングされたビデオデータをデコーディングして、ビデオピクチャを復元し、復元されたビデオデータに従ってビデオピクチャを表示してもよい。一方向性データ伝送は、メディアサービスアプリケーションなどにおいて一般的である。

【0055】

別の例では、通信システム（３００）は、例えば、ビデオ会議中に発生し得るコーディングされたビデオデータの双方向伝送を行う第２の対の端末デバイス（３３０）及び（３４０）を含む。データの双方向伝送のために、一例では、端末デバイス（３３０）及び（３４０）の各端末デバイスは、ネットワーク（３５０）を介した端末デバイス（３３０）及び（３４０）の他方の端末デバイスへの伝送のために、ビデオデータ（例えば、端末デバイスによってキャプチャされるビデオピクチャのストリーム）をコーディングしてもよい。端末デバイス（３３０）及び（３４０）の各端末デバイスはまた、端末デバイス（３３０）及び（３４０）の他方の端末デバイスによって送信されたコーディングされたビデオデータを受信してもよく、コーディングされたビデオデータをデコーディングして、ビデオピクチャを復元し、復元されたビデオデータに従って、アクセス可能なディスプレイデバイスにビデオピクチャを表示してもよい。

【0056】

図３において、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）は、サーバ、パーソナルコンピュータ及びスマートフォンとして示されてもよいが、本開示の原理は、それらに限定されない。本開示の実施形態は、ラップトップコンピュータ、タブレットコンピュータ、メディアプレーヤ、及び／又は専用のビデオ会議機器を用いてアプリケーションを見出す。ネットワーク（３５０）は、例えば、有線及び／又は無線通信ネットワークを含む、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）間でコーディングされたビデオデータを搬送する任意の数のネットワークを表す。通信ネットワーク（３５０）は、回線交換及び／又はパケット交換チャネルにおいてデータを交換することができる。代表的なネットワークは、電気通信ネットワーク、ローカルエリアネットワーク、ワイドエリアネットワーク及び／又はインターネットを含む。本説明の目的のために、ネットワーク（３５０）のアーキテクチャ及びトポロジーは、以下に説明しない限り、本開示の動作には重要ではない。

【0057】

図４は、開示された主題のアプリケーションのための例として、ストリーミング環境におけるビデオエンコーダ及びビデオデコーダの配置を示す。開示された主題は、例えば、ビデオ会議、デジタルＴＶ、ＣＤ、ＤＶＤ、メモリスティックなどを含むデジタルメディアへの圧縮されたビデオの記憶などを含む、他のビデオ可能化アプリケーションにも同様に適用可能である。

【0058】

ストリーミングシステムは、例えば圧縮されていないビデオピクチャのストリーム（４０２）を作成するビデオソース（４０１）、例えばデジタルカメラを含むことができるキャプチャサブシステム（４１３）を含んでもよい。一例では、ビデオピクチャのストリーム（４０２）は、デジタルカメラによって撮影されるサンプルを含む。エンコーディングされたビデオデータ（４０４）（又はコーディングされたビデオビットストリーム）と比較されたときに、高データ量を強調する太い線として描写されたビデオピクチャのストリーム（４０２）は、ビデオソース（４０１）に結合されたビデオエンコーダ（４０３）を含む電子デバイス（４２０）によって処理され得る。ビデオエンコーダ（４０３）は、ハードウェア、ソフトウェア、又はそれらの組み合わせを含むことができ、以下により詳細に記載されるように、開示された主題の態様を可能にするか、又は実装する。エンコーディングされたビデオデータ（４０４）（エンコーディングされたビットストリーム（４０４））は、ビデオピクチャ（４０２）のストリームと比較されるときに、より低いデータボリュームを強調するために細いラインとして示されており、将来の使用のためにストリーミングサーバ（４０５）に記憶され得る。図４のクライアントサブシステム（４０６）及び（４０８）などの１つ以上のストリーミングクライアントサブシステムは、ストリーミングサーバ（４０５）にアクセスして、エンコーディングされたビデオデータ（４０４）の複製（４０７、４０９）を取り出すことができる。クライアントサブシステム（４０６）は、例えば電子デバイス（４３０）内にビデオデコーダ（４１０）を含むことができる。ビデオデコーダ（４１０）は、エンコーディングされたビデオデータの入って来るコピー（４０７）をデコードし、ディスプレイ（４１２）（例えば、ディスプレイスクリーン）又は他のレンダリングデバイス（図示せず）上にレンダリングされ得るビデオピクチャの出て行くストリーム（４１１）を作成する。いくつかのストリーミングシステムでは、エンコーディングされたビデオデータ（４０４）、（４０７）、及び（４０９）（例えば、ビデオビットストリーム）は、特定のビデオコーディング／圧縮標準に従ってエンコーディングされ得る。これらの標準の例は、ＩＴＵ－Ｔ勧告Ｈ．２６５を含む。一例では、開発中のビデオコーディング標準は、ＶＶＣ（ＶｅｒｓａｔｉｌｅＶｉｄｅｏＣｏｄｉｎｇ）と非公式に知られている。開示された主題事項は、ＶＶＣの文脈で使用され得る。

【0059】

電子デバイス（４２０）及び（４３０）は、他のコンポーネント（図示せず）を含むことができることに留意する。例えば、電子デバイス（４２０）は、ビデオデコーダ（図示せず）を含むことができ、電子デバイス（４３０）は、ビデオエンコーダ（図示せず）も含むことができる。

【0060】

図５は、本開示の一実施形態によるビデオデコーダ（５１０）のブロック図を示す。ビデオデコーダ（５１０）は、電子デバイス（５３０）に含まれ得る。電子デバイス（５３０）は、受信機（５３１）（例えば、受信回路機構）を含むことができる。ビデオデコーダ（５１０）は、図４の例におけるビデオデコーダ（４１０）の代わりに使用され得る。

【0061】

受信機（５３１）は、デコーダ（５１０）によってデコーディングされる１つ以上のコーディングされたビデオシーケンスを受信してもよく、同じ又は別の実施形態では、一度に１つのコーディングされたビデオシーケンスを受信してもよく、各コーディングされたビデオシーケンスのデコーディングは、他のコーディングされたビデオシーケンスから独立している。コーディングされたビデオシーケンスは、チャネル（５０１）から受信してもよく、このチャネルは、エンコーディングされたビデオデータを記憶する記憶装置へのハードウェア／ソフトウェアリンクであってもよい。受信機（５３１）は、エンコーディングされたビデオデータを、他のデータ、例えば、コーディングされたオーディオデータ及び／又は補助的なデータストリームと共に受信してもよく、これらのデータは、それぞれのエンティティ（図示せず）を使用して転送されてもよい。受信機（５３１）は、コーディングされたビデオシーケンスを他のデータから分離してもよい。ネットワークジッタと闘うために、バッファメモリ（５１５）は、受信機（５３１）とエントロピーデコーダ／解析器（５２０）（以後「解析器（５２０）」）との間で結合されてもよい。特定の用途では、バッファメモリ（５１５）は、ビデオデコーダ（５１０）の一部である。他の場合には、ビデオデコーダ（５１０）の外にあり得る（図示せず）。さらに別の場合では、例えばネットワークジッタに対抗するために、ビデオデコーダ（５１０）の外にバッファメモリ（図示せず）があり得、追加的に、例えば再生タイミングを処理するために、ビデオデコーダ（５１０）の内に別のバッファメモリ（５１５）があり得る。受信機（５３１）が、十分な帯域幅及び制御可能性を有する記憶／転送装置から、又はアイソクロナスネットワークからデータを受信しているときに、バッファ（５１５）は、不要であってもよく、又は小さくすることができる。インターネットのようなベストエフォート型パケットネットワークでの使用の場合、バッファメモリ（５１５）は、必要とされてもよく、比較的大きくすることができ、有利には適応サイズであり得、ビデオデコーダ（５１０）の外のオペレーティングシステム又は類似の要素（図示せず）に少なくとも部分的に実装されてもよい。

【0062】

ビデオデコーダ（５１０）は、コーディングされたビデオシーケンスからシンボル（５２１）を再構成するための解析器（５２０）を含んでもよい。それらのシンボルのカテゴリは、ビデオデコーダ（５１０）の動作を管理するために使用される情報、及びレンダリングデバイス（５１２）（例えば、ディスプレイスクリーン）のような、電子デバイス（５３０）の不可欠な部分ではないが、図５に示されているように、電子デバイス（５３０）に結合され得るレンダリングデバイスを制御するための潜在的な情報を含む。レンダリング装置の制御情報は、補足強化情報（ＳＥＩメッセージ）又はビデオユーザビリティ情報（ＶＵＩ）パラメータセットフラグメント（図示せず）の形態であってもよい。解析器（５２０）は、受信したコーディングされたビデオシーケンスを解析／エントロピーデコーディングしてもよい。コーディングされたビデオシーケンスのコーディングは、ビデオコーディング技術又は標準に従うことができ、可変長コーディング、ハフマンコーディング、コンテキストセンシティビティを伴う又は伴わない算術コーディングなどを含む様々な原理に従うことができる。解析器（５２０）は、グループに対応する少なくとも１つのパラメータに基づいて、コーディングされたビデオシーケンスから、ビデオデコーダにおける画素のサブグループのうちの少なくとも１つのサブグループパラメータのセットを抽出してもよい。サブグループは、ピクチャグループ（ＧＯＰ）、ピクチャ、タイル、スライス、マクロブロック、コーディングユニット（ＣＵ）、ブロック、変換ユニット（ＴＵ）、予測ユニット（ＰＵ）などを含むことができる。解析器（５２０）はまた、コーディングされたビデオシーケンスから、変換係数、量子化パラメータ値、モーションベクトルなどの情報を抽出してもよい。

【0063】

解析器（５２０）は、シンボル（５２１）を作成するために、バッファメモリ（５１５）から受信したビデオシーケンスに対してエントロピーデコーディング／解析動作を行ってもよい。

【0064】

シンボル（５２１）の再構成は、コーディングされたビデオピクチャ又はその部分（例えば、ピクチャ間及びピクチャ内、ブロック間及びブロック内）のタイプ及び他の要因に応じて、複数の異なるユニットを関与することができる。どのユニットが関与し、どのように関与するかは、解析器（５２０）によってコーディングされたビデオシーケンスから解析されたサブグループ制御情報によって制御され得る。解析器（５２０）と以下の複数ユニットとの間のこのようなサブグループ制御情報のフローは、明確にするために描写されない。

【0065】

すでに述べた機能ブロックの他に、デコーダ（５１０）は、概念的には、後述するように、いくつかの機能ユニットに細分化され得る。商業的制約の下で動作する実用的な実装では、これらのユニットの多くは互いに密接に相互作用し、少なくとも部分的に互いに統合することができる。しかしながら、開示された主題を説明するためには、以下の機能ユニットに概念的に細分化することが適切である。

【0066】

第１のユニットは、スケーラ／逆変換ユニット（５５１）である。スケーラ／逆変換ユニット（５５１）は、解析器（５２０）からのシンボル（５２１）として、使用するべき変換、ブロックサイズ、量子化因子、量子化スケーリング行列などを含む制御情報とともに、量子化された変換係数を受信する。スケーラ／逆変換ユニット（５５１）は、アグリゲータ（５５５）に入力することができるサンプル値を含むブロックを出力することができる。

【0067】

場合によっては、スケーラ／逆変換（５５１）の出力サンプルは、イントラコーディングされたブロック、すなわち、以前に再構成されたピクチャからの予測情報を使用していないが、現在のピクチャの以前に再構成された部分からの予測情報を使用することができるブロックに関係することができる。このような予測情報は、イントラピクチャ予測ユニット（５５２）によって提供され得る。場合によっては、イントラピクチャ予測ユニット（５５２）は、現在のピクチャバッファ（５５８）からフェッチされ既に再構成された周囲の情報を使用して、再構成中のブロックの同じサイズ及び形状のブロックを生成する。現在のピクチャバッファ（５５８）は、例えば、部分的に再構成された現在のピクチャ及び／又は完全に再構成された現在のピクチャをバッファする。アグリゲータ（５５５）は、場合によっては、サンプルごとベースで、イントラ予測ユニット（５５２）が生成した予測情報を、スケーラ／逆変換ユニット（５５１）によって提供される出力サンプル情報に追加する。

【0068】

他の場合には、スケーラ／逆変換ユニット（５５１）の出力サンプルは、インターコーディングされ、潜在的にモーション補償ブロックに関係することができる。このような場合には、モーション補償予測ユニット（５５３）は、参照ピクチャメモリ（５５７）にアクセスして、予測のために使用されるサンプルをフェッチすることができる。ブロックに関係するシンボル（５２１）に従って、フェッチされたサンプルのモーション補償後、これらのサンプルは、アグリゲータ（５５５）によって、出力サンプル情報を生成するために、スケーラ／逆変換ユニット（５５１）の出力（この場合、残差サンプル又は残差信号と呼ばれる）に追加され得る。モーション補償ユニット（５５３）が予測サンプルをフェッチする参照ピクチャメモリ（５５７）内のアドレスは、例えばＸ、Ｙ、及び参照ピクチャコンポーネントを有することができるシンボル（５２１）の形態でモーション補償ユニットに利用可能なモーションベクトルによって制御され得る。モーション補償はまた、サブサンプルの正確なモーションベクトルが使用中であるときに、参照ピクチャメモリ（５５７）からフェッチされるサンプル値の補間、モーションベクトル予測メカニズムなどを含むことができる。

【0069】

アグリゲータ（５５５）の出力サンプルは、ループフィルタユニット（５５６）内の様々なループフィルタリング技術を受けることができる。ビデオ圧縮技術は、コーディングされたビデオシーケンス（コーディングされたビデオビットストリームとも呼ばれる）に含まれるパラメータによって制御され、解析器（５２０）からのシンボル（５２１）としてループフィルタユニット（５５６）に利用可能にされるが、コーディングされたピクチャ又はコーディングされたビデオシーケンスの（デコーディング順で）以前の部分のデコーディング中に取得されたメタ情報に応答することができ、また、以前に再構成されループフィルタリングされたサンプル値に応答することもできる、ループ内フィルタ技術を含むことができる。

【0070】

ループフィルタユニット（５５６）の出力は、レンダリングデバイス（５１２）に出力し、また将来のインターピクチャ予測に使用するために参照ピクチャメモリ（５５７）に記憶することができるサンプルストリームとすることができる。

【0071】

特定のコーディングされたピクチャは、いったん完全に再構成されると、将来の予測のための参考ピクチャとして使用され得る。例えば、現在のピクチャに対応するコーディングされたピクチャが完全に再構成され、コーディングされたピクチャが参照ピクチャとして識別されると（例えば、解析器（５２０）によって）、現在のピクチャバッファ（５５８）は参照ピクチャバッファ（５５７）の一部となることができ、新鮮な現在のピクチャバッファが、次のコーディングされるピクチャの再構成を開始する前に再割り当てされ得る。

【0072】

ビデオデコーダ（５１０）は、ＩＴＵ－ＴＲｅｃ．Ｈ．２６５などの標準における所定のビデオ圧縮技術に従ってデコーディング動作を行ってもよい。
コーディングされたビデオシーケンスは、コーディングされたビデオシーケンスが、ビデオ圧縮技術又は標準の構文及びビデオ圧縮技術又は標準に文書化されているプロファイルの両方に従うという意味で、使用されているビデオ圧縮技術又は標準によって指定された構文に適合してもよい。具体的には、プロファイルは、特定のツールを、そのプロファイルの下での使用に利用可能な唯一のツールとして、ビデオ圧縮技術又は標準で利用可能なすべてのツールから選択することができる。また、コンプライアンスのために必要なことは、コーディングされたビデオシーケンスの複雑さが、ビデオ圧縮技術又は標準のレベルによって定義される範囲内にあることとし得る。場合によっては、レベルは、最大ピクチャサイズ、最大ピクチャレート、最大再構成サンプルレート（例えば、毎秒メガサンプルで測定される）、最大参照ピクチャサイズなどを制限する。レベルによって設定された制限は、場合によっては、ＨＲＤ（仮想参照デコーダ、ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）使用及びコーディングされたビデオシーケンスでシグナリングされたバッファ管理のためのメタデータを通してさらに制限され得る。

【0073】

一実施形態では、受信機（５３１）は、エンコーディングされたビデオと共に追加の（冗長な）データを受信してもよい。追加のデータは、コーディングされたビデオシーケンスの一部として含まれてもよい。追加のデータは、データを適切に復号するため、及び／又は元のビデオデータをより正確に再構成するために、ビデオデコーダ（５１０）によって使用されてもよい。追加のデータは、例えば、時間的、空間的、又は信号雑音比（ＳＮＲ）強化層、冗長スライス、冗長ピクチャ、前方エラー補正コードなどの形態のものであり得る。

【0074】

図６は、本開示の一実施形態によるビデオエンコーダ（６０３）のブロック図を示す。ビデオエンコーダ（６０３）は、電子デバイス（６２０）に含まれる。電子デバイス（６２０）は、送信機（６４０）（例えば、送信回路機構）を含む。ビデオエンコーダ（６０３）は、図４の例におけるビデオエンコーダ（４０３）の代わりに使用され得る。

【0075】

ビデオエンコーダ（６０３）は、ビデオエンコーダ（６０３）によってコーディングされるビデオ画像をキャプチャし得るビデオソース（６０１）（図６の例では電子デバイス（６２０）の一部ではない）からビデオサンプルを受信してもよい。別の例では、ビデオソース（６０１）は、電子デバイス（６２０）の一部である。

【0076】

ビデオソース（６０１）は、任意の好適なビット深さ（例えば、８ビット、１０ビット、１２ビット、．．．）、任意の色空間（例えば、ＢＴ．６０１ＹＣｒＣＢ、ＲＧＢ、．．．）、及び任意の好適なサンプリング構造（例えば、ＹＣｒＣｂ４：２：０、ＹＣｒＣｂ４：４：４）のうちのものとすることができるデジタルビデオサンプルストリームの形態で、ビデオエンコーダ（６０３）によってコーディングされるソースビデオシーケンスを提供してもよい。メディアサービスシステムにおいて、ビデオソース（６０１）は、以前に準備されたビデオを記憶する記憶デバイスであり得る。ビデオ会議システムでは、ビデオソース（６０１）は、ローカル画像情報をビデオシーケンスとしてキャプチャするカメラであり得る。ビデオデータは、シーケンスで見たときにモーションを与える複数の個々のピクチャとして提供されてもよい。ピクチャ自体は、画素の空間アレイとして編成されてもよく、各画素は、使用中のサンプリング構造、色空間などに応じて、１つ以上のサンプルを含むことができる。当業者は、画素とサンプルとの関係を容易に理解することができる。以下の説明は、サンプルに焦点を当てる。

【0077】

一実施形態によれば、ビデオエンコーダ（６０３）は、ソースビデオシーケンスのピクチャを、リアルタイムで、又はアプリケーションによって要求される任意の他の時間制約下で、コーディングされたビデオシーケンス（６４３）にコーディング及び圧縮してもよい。適切なコーディング速度を実施することは、コントローラ（６５０）の１つの機能である。いくつかの実施形態において、コントローラ（６５０）は、以下に記載のように他の機能ユニットを制御し、他の機能ユニットに機能的に結合される。結合は、明確にするために示されていない。コントローラ（６５０）によって設定されるパラメータは、レート制御関連パラメータ（ピクチャスキップ、量子化子、レート歪み最適化技術のラムダ値、．．．）、ピクチャサイズ、ピクチャグループ（ＧＯＰ）レイアウト、最大モーションベクトル探索範囲などを含むことができる。コントローラ（６５０）は、特定のシステム設計のために最適化された、ビデオエンコーダ（６０３）に関係する他の好適な機能を有するように構成され得る。

【0078】

いくつかの実施形態では、ビデオエンコーダ（６０３）は、コーディングループで動作するように構成されている。かなり単純化した説明として、一例では、コーディングループは、ソースコーダ（６３０）（例えば、コーディングされる入力ピクチャ及び参照ピクチャに基づいて、シンボルストリームなどのシンボルを生成することを担当する）と、ビデオエンコーダ（６０３）に埋め込まれた（ローカル）デコーダ（６３３）と、を含むことができる。デコーダ（６３３）は、シンボルを再構成して、（シンボルとコーディングされたビデオビットストリームとの間の任意の圧縮が、開示された主題において考慮されたビデオ圧縮技術において可逆であるように）（リモート）デコーダが作成するのと同様の方式でサンプルデータを作成する。再構成されたサンプルストリーム（サンプルデータ）は、参照ピクチャメモリ（６３４）に入力される。シンボルストリームのデコーディングは、デコーダ位置（ローカル又はリモート）に依存しないビット単位で正確な結果をもたらすので、参照ピクチャメモリ（６３４）における内容も、ローカルエンコーダとリモートエンコーダとの間でビット単位で正確である。言い換えると、エンコーダの予測部分は、デコーダがデコーディング中に予測を使用するときに「見る」のとまったく同じサンプル値を参照ピクチャサンプルとして「見る」。参照ピクチャ同期性のこの基本原理（例えば、チャンネルエラーにより同期性を維持することができない場合、ドリフトが結果として生じる）が、同様にいくつかの関連技術で使用される。

【0079】

「ローカル」デコーダ（６３３）の動作は、ビデオデコーダ（５１０）のような「リモート」デコーダのものと同じにすることができ、これは、図５と併せて既に詳細に上述されている。また図５を簡単に参照すると、シンボルが利用可能であり、エントロピーコーダ（６４５）及び解析器（５２０）によって、コーディングされたビデオシーケンスへのシンボルのエンコーディング／デコーディングが可逆とすることができるので、バッファメモリ（５１５）及び解析器（５２０）を含むビデオデコーダ（５１０）のエントロピーデコーディング部分は、ローカルデコーダ（６３３）に完全には実装されなくてもよい。

【0080】

この時点で、デコーダに存在する解析／エントロピーデコーディング以外のいかなるデコーダ技術も、対応するエンコーダにおいて、実質的に同一の機能形態で必ず存在する必要がある、ということが分かっている。このため、開示された主題はデコーダ動作に焦点を当てる。エンコーダ技術の説明は、包括的に記載されたデコーダ技術の逆であるため、省略することができる。特定のエリアにおいてのみ、より詳細な説明が必要であり、以下に提供される。

【0081】

その動作の一部として、ソースコーダ（６３０）は、「参照ピクチャ」として指定されたビデオシーケンスからの１つ以上の以前にコーディングされたピクチャを参照して、入力ピクチャを予測的にコーディングするモーション補償予測コーディングを行ってもよい。このようにして、コーディングエンジン（６３２）は、入力ピクチャの画素ブロックと、入力ピクチャに対する予測参照として選択され得る参照ピクチャの画素ブロックとの間の差分をコーディングする。

【0082】

ローカルビデオデコーダ（６３３）は、ソースコーダ（６３０）によって作成されたシンボルに基づいて、参照ピクチャとして指定され得るピクチャのコーディングされたビデオデータを復号してもよい。コーディングエンジン（６３２）の動作は、有利には、不可逆プロセスであってもよい。コーディングされたビデオデータがビデオデコーダでデコーディングされ得るときに（図６に図示せず）、再構成されたビデオシーケンスは、典型的には、いくつかのエラーを伴うソースビデオシーケンスのレプリカであってもよい。ローカルビデオデコーダ６３３は、ビデオデコーダによって参照ピクチャ対して行われ得るデコーディングプロセスをレプリカし、再構成された参照ピクチャが参照ピクチャキャッシュ（６３４）に記憶されるようにしてもよい。このようにして、ビデオエンコーダ（６０３）は、遠端ビデオデコーダによって取得されるであろう（伝送誤差が存在しない）再構成された参照ピクチャと共通のコンテンツを有する再構成された参照ピクチャのコピーを、ローカルに記憶してもよい。

【0083】

予測子（６３５）は、コーディングエンジン（６３２）について予測探索を行ってもよい。すなわち、コーディングされる新しいピクチャの場合、予測子（６３５）は、サンプルデータ（候補参照画素ブロックとして）、又は新しいピクチャに対する適切な予測参照として機能する参照ピクチャモーションベクトル、ブロック形状などの特定のメタデータについて参照ピクチャメモリ（６３４）を探索してもよい。予測子（６３５）は、適切な予測参照を見つけるために、サンプルブロック対画素ブロックベースで動作してもよい。場合によっては、予測子（６３５）によって取得された取得結果によって決定されるように、入力ピクチャは、参照ピクチャメモリ（６３４）に記憶された複数の参照ピクチャから引き出された予測参照を有してもよい。

【0084】

コントローラ（６５０）は、例えば、ビデオデータをエンコーディングするために使用されるパラメータ及びサブグループパラメータの設定を含む、ソースコーダ（６３０）のコーディング動作を管理してもよい。

【0085】

前述のすべての機能ユニットの出力は、エントロピーコーダ（６４５）におけるエントロピーコーディングに供される。エントロピーコーダ（６４５）は、ハフマンコーディング、可変長コーディング、算術コーディングなどの技術に従って、可逆圧縮することによって、様々な機能ユニットによって生成されるシンボルをコーディングされたビデオシーケンスに変換する。

【0086】

送信機（６４０）は、エントロピーコーダ（６４５）によって作成されるコーディングされたビデオシーケンスをバッファし、通信チャネル（６６０）を介した伝送のために準備してもよく、通信チャネル（４６０）は、エンコーディングされたビデオデータを記憶するであろう記憶デバイスへのハードウェア／ソフトウェアリンクであってもよい。送信機（６４０）は、ビデオコーダ（６０３）からのコーディングされたビデオデータを、例えばコーディングされたオーディオデータ及び／又は補助的なデータストリーム（ソースは図示せず）など、送信される他のデータとマージしてもよい。

【0087】

コントローラ（６５０）は、ビデオエンコーダ（６０３）の動作を管理してもよい。コーディングの間、コントローラ（６５０）は、各コーディングされたピクチャに特定のコーディングされたピクチャタイプを割り当ててもよく、これは、それぞれのピクチャに適用され得るコーディング技術に影響を及ぼしてもよい。例えば、ピクチャは、以下のピクチャタイプの１つとして割り当てられることが多い。すなわち、

【0088】

イントラピクチャ（Ｉピクチャ）は、予測のソースとしてシーケンス内の任意の他のピクチャを使用せずに、コーディング及びデコーディングされ得るものであってもよい。いくつかのビデオコーデックは、例えば、独立したデコーダリフレッシュピクチャ（ＩｎｄｅｐｅｎｄｅｎｔＤｅｃｏｄｅｒＲｅｆｒｅｓｈＰｉｃｔｕｒｅ）を含む、異なるタイプのイントラピクチャを許容する。当業者は、Ｉピクチャのこれらの変形例、並びにそれらのそれぞれのアプリケーション及び特徴を理解している。

【0089】

予測ピクチャ（Ｐピクチャ）は、各ブロックのサンプル値を予測するために、多くても１つのモーションベクトル及び参照インデックスを使用して、イントラ予測又はインター予測を使用してコーディング及びデコーディングされ得るものであってもよい。

【0090】

双方向予測ピクチャ（Ｂピクチャ）は、各ブロックのサンプル値を予測するために、多くても２つのモーションベクトル及び参照インデックスを使用して、イントラ予測又はインター予測を使用してコーディング及びデコーディングされ得るものであってもよい。同様に、複数の予測ピクチャは、１つのブロックの再構成のために、２つより多い参照ピクチャ及び関連するメタデータを使用することができる。

【0091】

ソースピクチャは、一般的に、複数のサンプルブロック（例えば、それぞれ４×４、８×８、４×８、または１６×１６個のサンプルのブロック）に空間的に細分化され、ブロック対ブロックベースでコーディングされてもよい。ブロックは、ブロックのそれぞれのピクチャに適用されるコーディング割り当てによって決定されるように、他の（既にコーディングされた）ブロックを参照して予測的にコーディングされてもよい。例えば、Ｉピクチャのブロックは、非予測的にコーディングされてもよいし、それらは、同じピクチャの既にコーディングされたブロックを参照して予測的にコーディングされてもよい（空間予測又はイントラ予測）。Ｐピクチャの画素ブロックは、１つ前にコーディングされた参照ピクチャを参照して、空間的予測を介してか、又は時間的予測を介して予測的にコーディングされてもよい。Ｂピクチャのブロックは、１つ又は２つの前にコーディングされた参照ピクチャを参照して、空間的予測を介してか、又は時間的予測を介してコーディングされてもよい。

【0092】

ビデオエンコーダ（６０３）は、ＩＴＵ－ＴＲｅｃ．Ｈ．２６５．などの所定のビデオコーディング技術又は標準に従ってコーディング動作を行ってもよい。
その動作において、ビデオエンコーダ（６０３）は、入力ビデオシーケンスにおける時間的及び空間的冗長性を利用する予測的コーディング動作を含む様々な圧縮動作を行ってもよい。したがって、コーディングされたビデオデータは、使用されているビデオコーディング技術又は標準によって指定された構文に準拠してもよい。

【0093】

一実施形態では、送信機（６４０）は、エンコーディングされたビデオと共に追加のデータを送信してもよい。ソースコーダ（６３０）は、コーディングされたビデオシーケンスの一部としてそのようなデータを含んでもよい。追加のデータは、時間的／空間的／ＳＮＲ強化層、冗長ピクチャ及びスライスなどの他の形態の冗長データ、ＳＥＩメッセージ、ＶＵＩパラメータセットフラグメントなどを含んでもよい。

【0094】

ビデオは、時間シーケンスにおいて複数のソースピクチャ（ビデオピクチャ）としてキャプチャされてもよい。イントラピクチャ予測（イントラ予測と略されることが多い）は、所与のピクチャにおける空間的相関を利用し、インターピクチャ予測は、ピクチャ間の（時間的又は他の）相関を利用する。一例では、現在のピクチャと呼ばれるコーディング／デコーディング下の特定のピクチャは、ブロックにパーティショニングされる。現在のピクチャ内のブロックが、ビデオ内の以前にコーディングされ、かつ、依然としてバッファされている参照ピクチャ内の参照ブロックに類似するときに、現在のピクチャ内のブロックは、モーションベクトルと呼ばれるベクトルによってコーディングされ得る。モーションベクトルは、参照ピクチャ内の参照ブロックを指し、複数の参照ピクチャが使用中である場合に、参照ピクチャを識別する第３の次元を有することができる。

【0095】

いくつかの実施形態では、双予測技術は、インターピクチャ予測に使用され得る。双予測技術によれば、ビデオ内の現在のピクチャのデコーディング順序において両方とも前の（ただし、表示順序では、それぞれ過去及び将来であってもよい）第１の参照ピクチャ及び第２の参照ピクチャなどの２つの参照ピクチャが使用される。現在のピクチャ内のブロックは、第１の参照ピクチャ内の第１の参照ブロックを指す第１のモーションベクトルと、第２の参照ピクチャ内の第２の参照ブロックを指す第２のモーションベクトルとによってコーディングされ得る。ブロックは、第１の参照ブロックと第２の参照ブロックの結合によって予測され得る。

【0096】

さらに、コーディング効率を改善するために、インターピクチャ予測にマージモード技術が使用され得る。

【0097】

本開示のいくつかの実施形態によれば、インターピクチャ予測及びイントラピクチャ予測などの予測は、ブロックの単位で行われる。例えば、ＨＥＶＣ標準によれば、ビデオピクチャのシーケンスにおけるピクチャは、圧縮のためにコーディングツリーユニット（ＣＴＵ）にパーティショニングされ、ピクチャ内部のＣＴＵは、６４×６４画素、３２×３２画素、又は１６×１６画素のように、同じサイズを有する。一般に、ＣＴＵは、１つのルマＣＴＢと２つのクロマＣＴＢである３つのコーディングツリーブロック（ＣＴＢ）を含む。各ＣＴＵは、１つ以上のコーディングユニット（ＣＵ）に再帰的に４木スプリットされ得る。例えば、６４×６４画素のＣＴＵは、６４×６４画素の１つのＣＵ、３２×３２画素の４つのＣＵ、又は１６×１６画素の１６個のＣＵにスプリットされ得る。一例では、各ＣＵは、相互予測タイプ又はイントラ予測タイプのような、ＣＵに対する予測タイプを決定するために分析される。ＣＵは時間的及び／又は空間的予測可能性に依存して１つ以上の予測単位（ＰＵ）にスプリットされる。一般に、各ＰＵはルマ予測ブロック（ＰＢ）と２つのクロマＰＢを含む。一実施形態では、コーディング（エンコーディング／デコーディング）における予測動作は、予測ブロックの単位で行われる。予測ブロックの一例としてルマ予測ブロックを使用すると、予測ブロックは、８×８画素、１６×１６画素、８×１６画素、１６×８画素など、画素に対する値（例えば、ルマ値）の行列を含む。

【0098】

図７は、本開示の別の実施形態によるビデオエンコーダ（７０３）の図を示す。ビデオエンコーダ（７０３）は、ビデオピクチャのシーケンス内の現在のビデオピクチャ内のサンプル値の処理ブロック（例えば、予測ブロック）を受信し、処理ブロックをコーディングされたビデオシーケンスの一部であるコーディングされたピクチャにエンコーディングするように構成されている。一例では、ビデオエンコーダ（７０３）は、図４の例におけるビデオエンコーダ（４０３）の代わりに使用される。

【0099】

ＨＥＶＣの例では、ビデオエンコーダ（７０３）は、８×８サンプルの予測ブロックなどの処理ブロックに対するサンプル値のマトリックスを受信する。ビデオエンコーダ（７０３）は、処理ブロックが、例えば、レート歪み最適化を使用して、イントラモード、インターモード、又は双予測モードを使用して、最良にコーディングされるかどうかを決定する。処理ブロックがイントラモードでコーディングされるときに、ビデオエンコーダ７０３は、処理ブロックをコーディングされたピクチャにエンコーディングするためにイントラ予測技術を使用してもよく、処理ブロックがインターモード又は双予測モードでコーディングされるときに、ビデオエンコーダ７０３は、処理ブロックをコーディングされたピクチャにエンコーディングするために、それぞれ、インター予測技術又は双予測技術を使用してもよい。特定のビデオコーディング技術では、マージモードは、予測子の外側のコーディングされたモーションベクトルコンポーネントの利益なしに、モーションベクトルが１つ以上のモーションベクトル予測子から導出されるインターピクチャ予測サブモードとすることができる。特定の他のビデオコーディング技術では、対象ブロックに適用可能なモーションベクトルコンポーネントが存在してもよい。一実施形態では、ビデオエンコーダ（７０３）は、処理ブロックのモードを決定するためのモード決定モジュール（図示せず）などの他のコンポーネントを含む。

【0100】

図７の例では、ビデオエンコーダ（７０３）は、図７に示すようにまとめて結合された、インターエンコーダ（７３０）、イントラエンコーダ（７２２）、残差計算器（７２３）、スイッチ（７２６）、残差エンコーダ（７２４）、汎用コントローラ（７２１）、及びエントロピーエンコーダ（７２５）を含む。

【0101】

インターエンコーダ（７３０）は、現在のブロック（例えば、処理ブロック）のサンプルを受信し、ブロックを参照ピクチャ内の１つ以上の参照ブロックと比較し（例えば、前のピクチャ及び後のピクチャ内のブロック）、インター予測情報（例えば、インターエンコーディング技術による冗長情報の記述、モーションベクトル、マージモード情報）を生成し、任意の好適な技術を使用して、インター予測情報に基づいてインター予測結果（例えば、予測ブロック）を計算するように構成されている。いくつかの例では、参照ピクチャは、エンコーディングされたビデオ情報に基づいてデコーディングされた参照ピクチャである。

【0102】

イントラエンコーダ（７２２）は、現在のブロック（例えば、処理ブロック）のサンプルを受信し、場合によっては、ブロックを、同じピクチャ内の既にコーディングされたブロックと比較し、変換後に量子化された係数を生成し、また、場合によっては、イントラ予測情報（例えば、１つ以上のイントラエンコーディング技術に従ったイントラ予測方向情報）も生成する。一例では、イントラエンコーダ（７２２）は、また、同じピクチャ内のイントラ予測情報及び参照ブロックに基づいてイントラ予測結果（例えば、予測ブロック）を計算する。

【0103】

汎用コントローラ（７２１）は、汎用制御データを決定し、一般制御データに基づいてビデオエンコーダ（７０３）の他のコンポーネントを制御するように構成されている。一例では、汎用コントローラ（７２１）は、ブロックのモードを決定し、モードに基づいてスイッチ（７２６）に制御信号を提供する。例えば、モードがイントラモードであるときに、汎用コントローラ７２１は、残差計算器７２３が使用するイントラモードの結果を選択するようにスイッチ７２６を制御し、イントラ予測情報を選択し、ビットストリームにイントラ予測情報を含めるようにエントロピーエンコーダ７２５を制御し、モードがインターモードであるときに、汎用コントローラ７２１は、残差計算器７２３が使用するインター予測結果を選択するようにスイッチ７２６を制御し、インター予測情報を選択し、ビットストリームにインター予測情報を含めるようにエントロピーエンコーダ７２５を制御する。

【0104】

残差計算器（７２３）は、受信されたブロックと、イントラエンコーダ（７２２）又はインターエンコーダ（７３０）から選択された予測結果との間の差（残差データ）を計算するように構成されている。残差エンコーダ（７２４）は、残差データに基づいて動作し、残差データをエンコードして変換係数を生成するように構成されている。一例では、残差エンコーダ（７２４）は、残差データを空間ドメインから周波数ドメインに変換し、変換係数を生成するように構成されている。次いで、変換係数は、量子化された変換係数を取得するために量子化処理を受ける。様々な実施形態では、ビデオエンコーダ（７０３）はまた、残差デコーダ（７２８）を含む。残差デコーダ（７２８）は、逆変換を実行し、デコードされた残差データを生成するように構成されている。デコードされた残差データは、イントラエンコーダ（７２２）及びインターエンコーダ（７３０）によって好適に使用され得る。例えば、インターエンコーダ（７３０）は、デコードされた残差データ及びインター予測情報に基づいて、デコードされたブロックを生成することができ、イントラエンコーダ（７２２）は、デコードされた残差データ及びイントラ予測情報に基づいて、デコードされたブロックを生成することができる。デコードされたブロックは、デコードされたピクチャを生成するために好適に処理され、デコードされたピクチャは、メモリ回路（図示せず）内でバッファされ、いくつかの例では参照ピクチャとして使用され得る。

【0105】

エントロピーエンコーダ（７２５）は、エンコードされたブロックを含むようにビットストリームをフォーマットするように構成されている。エントロピーエンコーダ（７２５）は、ＨＥＶＣ標準などの好適な標準に従った様々な情報を含むように構成されている。一例では、エントロピーエンコーダ（７２５）は、一般的な制御データ、選択された予測情報（例えば、イントラ予測情報又はインター予測情報）、残差情報、及びビットストリーム内の他の好適な情報を含むように構成されている。開示された主題によれば、インターモード又は双予測モードのいずれかのマージサブモードでブロックをコーディングするときに、残基情報は存在しないことに留意する。

【0106】

図８は、本開示の別の実施形態によるビデオデコーダ（８１０）の図を示す。ビデオデコーダ（８１０）は、コーディングされたビデオシーケンスの一部であるコーディングされたピクチャを受信し、コーディングされたピクチャをデコーディングして再構成されたピクチャを生成するように構成されている。一例では、ビデオエンコーダ（８１０）は、図４の例におけるビデオエンコーダ（４１０）の代わりに使用される。

【0107】

図８の例では、ビデオデコーダ（８１０）は、図８に示すようにまとめて結合された、エントロピーデコーダ（８７１）、インターデコーダ（８８０）、残差デコーダ（８７３）、再構成モジュール（８７４）、及びイントラデコーダ（８７２）を含む。

【0108】

エントロピーデコーダ（８７１）は、コーディングされたピクチャから、コーディングされたピクチャが構成される構文要素を表す特定のシンボルを再構成するように構成され得る。このようなシンボルは、例えば、ブロックがコーディングされるモード（例えば、イントラモード、インターモード、双予測モード、マージサブモード又は別のサブモードにおける後者の２つ）、イントラデコーダ（８７２）又はインターデコーダ（８８０）によってそれぞれ予測のために使用される特定のサンプル又はメタデータを識別することができる予測情報（例えば、イントラ予測情報又はインター予測情報）、例えば、量子化された変換係数の形態の残差情報などを含むことができる。一例として、予測モードがインター予測モード又は双予測モードであるときに、インター予測情報がインターデコーダ（８８０）に提供され、予測タイプがイントラ予測タイプであるときに、イントラ予測情報がイントラデコーダ（８７２）に提供される。残差情報は、逆量子化を受けることができ、残差デコーダ（８７３）に提供される。

【0109】

インターデコーダ（８８０）は、インター予測情報を受信し、インター予測情報に基づいてインター予測結果を生成するように構成されている。

【0110】

イントラデコーダ（８７２）は、イントラ予測情報を受信し、イントラ予測情報に基づいて予測結果を生成するように構成されている。

【0111】

残差デコーダ（８７３）は、逆量子化変換係数を抽出するために逆量子化を行い、逆量子化変換係数を処理して残差を周波数領域から空間領域に変換するように構成されている。残差デコーダ（８７３）はまた、特定の制御情報（ＱＰ（ＱｕａｎｔｉｚｅｒＰａｒａｍｅｔｅｒ）を含む必要とすることがあり、その情報は、エントロピーデコーダ（８７１）によって提供されてもよい（これは、低いボリュームの制御情報のみであり得るので、データパスは描写されていない）。

【0112】

再構成モジュール（８７４）は、空間領域において、残差デコーダ（８７３）による出力としての残差と、（場合によっては、インター又はイントラ予測モジュールによる出力としての）予測結果とを結合して、再構成ブロックを形成するように構成されており、この再構成ブロックは、再構成ピクチャの一部であってもよく、再構成ピクチャは、再構成ビデオの一部であってもよい。デブロッキング動作などの他の好適な動作が、視覚品質を改善するために行われ得ることに留意されたい。

【0113】

なお、ビデオエンコーダ（４０３）、（６０３）及び（７０３）、並びにビデオデコーダ（４１０）、（５１０）及び（８１０）は、任意の好適な技術を使用して実装され得る。一実施形態では、ビデオエンコーダ（４０３）、（６０３）、及び（７０３）、並びにビデオデコーダ（４１０）、（５１０）、及び（８１０）は、１つ以上の集積回路を使用して実装され得る。別の実施形態では、ビデオエンコーダ（４０３）、（６０３）、及び（６０３）、並びにビデオデコーダ（４１０）、（５１０）、及び（８１０）は、ソフトウェア命令を実行する１つ以上のプロセッサを使用して実装され得る。

【0114】

本開示は、デコーダ側イントラモード導出（ＤＩＭＤ）に関する改良を含む。

【0115】

ＩＴＵ－ＴＶＣＥＧ（Ｑ６／１６）及びＩＳＯ／ＩＥＣＭＰＥＧ（ＪＴＣ１／ＳＣ２９／ＷＧ１１）は、２０１３年（バージョン１）、、２０１４年（バージョン２）、、２０１５年（バージョン３）、及び２０１６年（バージョン４）にＨ．２６５／ＨＥＶＣ（ＨｉｇｈＥｆｆｉｃｉｅｎｃｙＶｉｄｅｏＣｏｄｉｎｇ）標準を公表した。２０１５年には、これら２つの標準化組織が共同でＪＶＥＴ（ＪｏｉｎｔＶｉｄｅｏＥｘｐｌｏｒａｔｉｏｎＴｅａｍ）を結成して、ＨＥＶＣを越える次のビデオコーディング標準の開発の可能性を探った。２０１８年の４月、ＪＶＥＴは、ＨＥＶＣを超える次世代ビデオコーディングの標準化プロセスを正式に開始した。この新しい標準はＶｅｒｓａｔｉｌｅＶｉｄｅｏＣｏｄｉｎｇ（ＶＶＣ）と命名され、ＪＶＥＴはＪｏｉｎｔＶｉｄｅｏＥｘｐｅｒｔＴｅａｍに改名された。２０２０年７月、Ｈ．２６６／ＶＶＣバージョン１が完成した。２０２１年１月、ＶＶＣ能力を超えた強化圧縮を調査するためにアドホックグループが設立された。

【0116】

ＶＶＣでは、ＤＣ、プラナー、及びいくつかのアンギュラーモードに基づいたイントラ予測の結果は、位置依存イントラ予測結合（ＰＤＰＣ）法によってさらに修正され得る。ＰＤＰＣは、境界参照サンプルとフィルタリングされた境界参照サンプルを用いたＨＥＶＣスタイルのイントラ予測との結合イントラ予測法である。ＰＤＰＣは、プラナー、ＤＣ、水平以下のイントラ角度、及び（ｉ）垂直以上、及び（ｉｉ）８０以下のイントラ角度のイントラモードにシグナリングなしで適用され得る。現在のブロックがブロックベースデルタパルスコード変調（ＢＤＰＣＭ）モード下にある場合、ＰＤＰＣは適用されないことがある。現在のブロックが複数の参照線（ＭＲＬ）イントラ予測モード下にあり、ＭＲＬインデックスが０より大きい場合、ＰＤＰＣは適用されないことがある。

【0117】

ＰＤＰＣによれば、現在のサンプル（ｘ，ｙ）の予測サンプル（例えば、ｐｒｅｄ（ｘ′，ｙ´））は、イントラ予測モード（例えば、ＤＣ、プラナー、又は角度）を使用して予測され得、式１に従う現在のブロックの参照サンプルの線形結合は以下の通りである。

【数1】

ここで、Ｒ_{ｘ´，－１}及びＲ_{－１，ｙ´}は、現在のサンプル（ｘ，ｙ）の上及び左の境界に位置する参照サンプルを表すことができる。ｗＬ及びｗＴは、それぞれ参照サンプルＲ_{－１，ｙ´}及びＲ_{ｘ´，－１}に対する重みであり得る。

【0118】

ＰＤＰＣがＤＣ、プラナー、水平、及び垂直イントラモードに適用される場合、追加の境界フィルタは必要とされないことがある。しかしながら、例えば、ＤＣモード境界フィルタ又は水平／垂直モードエッジフィルタのような追加の境界フィルタは、ＨＥＶＣにおいて必要とされ得る。追加の境界フィルタは、ＤＣモード境界フィルタ又は水平／垂直モードエッジフィルタであり得る。ＤＣモードとプラナーモードに対するＰＤＰＣプロセスは同一とすることができる。アンギュラーモードの場合、現在のアンギュラーモードが水平（例えば、ＨＯＲ＿ＩＤＸ）又は垂直（例えば、ＶＥＲ＿ＩＤＸ）である場合、左又は上の参照サンプルはそれぞれ使用されないことがある。ＰＤＰＣの重みとスケールファクタは、予測モードとブロックサイズに依存することができる。ＰＤＰＣは、幅と高さの両方が４つ以上のブロックに適用され得る。

【0119】

図９Ａ～図９Ｄは、ＰＤＰＣのための参照サンプル（Ｒ_{（ｘ，－１）}及びＲ_{（－１，ｙ）}）の例示的な定義を示す。予測サンプルｐｒｅｄ（ｘ´、ｙ´）は、予測ブロック９０２内の（ｘ´、ｙ´）に位置することができる。Ｒ_{（－１，ｙ）}、Ｒ_{（ｘ，－１）}、及びＲ_{（－１，－１）}は、予測ブロック９０２の左、上、及び左上にそれぞれ位置する参照サンプルを表すことができる。図９Ａは、ＰＤＰＣの対角右上モードを示す。図９Ｂは、ＰＤＰＣの対角左下モードを示す。図９Ｃは、ＰＤＰＣの隣接する対角右上モードを示す。図９Ｄは、ＰＤＰＣの隣接する対角左下モードを示す。図９Ａに示すような一例では、対角モードの場合、参照サンプルＲ_{（ｘ，－１）}の座標ｘは、ｘ＝ｘ´＋ｙ´＋１で与えられ、参照サンプルＲ_－１，ｙの座標ｙは、ｙ＝ｘ´＋ｙ´＋１で与えられ得る。図９Ｃ及び９Ｄに示すような他のアンギュラーモードの場合、参照サンプルＲ_{（ｘ，－１）}及びＲ_{（－１，ｙ）}は、分数サンプル位置に位置することができる。参照サンプルＲ_{（ｘ，－１）}及びＲ_{（－１，ｙ）}が分数サンプル位置にあるときに、最も近い整数サンプル位置のサンプル値が使用され得る。

【0120】

いくつかの実施形態において、参照サンプルＲ_{（ｘ，－１）}のような二次参照サンプルが利用できないためにＰＤＰＣが適用されないときに適用され得る。ＪＶＥＴ－Ｑ０３９１で提供されているような勾配ベースのＰＤＰＣは、水平／垂直モードから拡張されたイントラ予測モードであり得る。したがって、ＰＤＰＣ重み（例えば、ｗＴ及びｗＬ）並びに左／上境界からの距離に関してＰＤＰＣ重みにおける減衰を決定するためのスケールパラメータ（例えば、ｎＳｃａｌｅ）は、それぞれ、水平／垂直モードにおける対応するパラメータと等しく設定され得る。二次参照サンプルが分数サンプル位置にあるときに、双線形補間が適用され得る。

【0121】

ＤＩＭＤでは、イントラモードは、ビットストリームにおいてシグナリングされた関連する構文要素を使用して導出され得、又は、イントラモードは、ビットストリームにおいてシグナリングされた関連する構文要素を使用することなく、デコーダ側で導出され得る。多くの方法がデコーダ側のイントラモードを導出するために使用され得るが、「デコーダ側イントラモード導出」という表現は、本開示に記載の方法に限定されない。

【0122】

ＤＩＭＤでは、現在のＣＵ／ＰＵに対する複数の候補イントラモードからの２つのイントラモードが、現在のＣＵ／ＰＵの再構成近傍サンプルから導出され得る。テクスチャ勾配分析は、再構成近傍サンプルに基づいて複数の候補イントラモードを生成するために、エンコーダ及びデコーダの両側で実行され得る。複数の候補イントラモードの各々は、勾配のそれぞれの履歴（又はそれぞれの勾配）に関連付けられ得る。勾配の最も高い履歴（又はヒストグラム図の最も高い勾配）の２つのイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１とｉｎｔｒａＭｏｄｅ２）が選択され得る。選択された２つのイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１及びｉｎｔｒａＭｏｄｅ２）のイントラモード予測子は、重み付け和を使用してプラナーモード予測子と結合され得る。現在のＣＵ／ＰＵに対する最終的なイントラモード予測子は、ｉｎｔｒａＭｏｄｅ１、ｉｎｔｒａＭｏｄｅ２、及びプラナーの結合に基づいて形成され得る。

【0123】

表１は、例示的なＤＩＭＤシグナリングプロセスを示す。表１に示すように、ＤＩＭＤフラグ（例えば、ＤＩＭＤ＿ｆｌａｇ）は、ＩＳＰフラグ（例えば、ＩＳＰ＿ｆｌａｇ）の前にシグナリングされ得る。ＤＩＭＤフラグが１である又は真である）ときは、現在のＣＵ／ＰＵがＤＩＭＤを使用することを示すことができ、ＩＳＰフラグはさらに、ＩＳＰが現在のＣＵ／ＰＵに適用されるかどうかを検証するために解析され得る。ＤＩＭＤフラグが１ではない（又は偽である）ときは、現在のＣＵ／ＰＵがＤＩＭＤを使用しないことを示すことができる。したがって、他のイントラコーディングツール（例えば、ＭＩＰ、ＭＲＬ、ＭＰＭなど）に関連する構文要素は、デコーダ内で解析され得る。

【0124】

ＤＩＭＤフラグのコンテキストモデリングは、隣接ＣＵ／ＰＵに依存することができる。例えば、ＤＩＭＤフラグのコンテキストモデリングは、（ｉ）左隣接ＣＵ／ＰＵ又は上隣接ＣＵ／ＰＵの利用可能性、及び（ｉｉ）左隣接ＣＵ／ＰＵ又は上隣接ＣＵ／ＰＵがＤＩＭＤも使用するかどうかに依存することができる。左隣接ＣＵ／ＰＵ又は上隣接ＣＵ／ＰＵのいずれかが存在し、ＤＩＭＤを使用する場合、コンテキストインデックス（例えば、ｃｔｘＩｄｘ）は１にすることができる。左隣接ＣＵ／ＰＵ及び上隣接ＣＵ／ＰＵの両方が存在し、ＤＩＭＤを使用するときに、コンテキストインデックス（例えば、ｃｔｘＩｄｘ）は２にすることができる。それ以外の場合、コンテキストインデックス（例：ｃｔｘＩｄｘ）は、０にすることができる。

【表1】

【0125】

ＤＩＭＤに基づいたｉｎｔｒａＭｏｄｅ１、ｉｎｔｒａＭｏｄｅ２、及びプラナーの例示的な融合プロセス（１０００）が、図１０に示されている。図１０に示すように、ＤＩＭＤに基づいて、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）及び第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）が取得され得る。さらに、第１のイントラモードに基づいて第１の角度予測（１００２）が取得され得、第２のイントラモードに基づいて第２の角度予測（１００４）が取得され得、第３のイントラモード（例えば、プラナーモード）に基づいて第３の予測（１００６）が取得され得る。ＰＤＰＣが適用可能であるときに、第１のＰＤＰＣプロセス（１００８）が第１の予測（１００２）に適用されて、洗練された第１の予測を生成することができる。第２のＰＤＰＣプロセス（１０１０）が第２の予測（１００４）に適用されて、洗練された第２の予測を生成することができる。適用可能なＰＤＰＣは、プラナーモードに適用可能であるが、ＰＤＰＣは、融合プロセス（１０００）に適用されなくてもよい。融合プロセス（１０１２）行って、洗練された第１の予測、洗練された第２の予測、及び第３の予測の重み付け結合を生成することができる。

【0126】

テンプレートベースイントラモード導出（ＴＩＭＤ）は、テンプレートとして現在のＣＵの参照サンプルを使用し、ＴＩＭＤに関連付けられた候補イントラ予測モードのセットの中からイントラモードを選択することができる。選択されたイントラモードは、例えば、コスト関数に基づいて最良のイントラモードとして決定されてもよい。図１１に示されるように、現在のＣＵ（１１０２）の近傍の再構成サンプルは、テンプレート（１１０４）として使用され得る。テンプレート（１１０４）内の再構成サンプルは、テンプレート（１１０４）の予測サンプルと比較され得る。予測サンプルは、テンプレート（１１０４）の参照サンプル（１１０６）を使用して生成され得る。参照サンプル（１１０６）は、テンプレート（１１０４）の周囲の近傍の再構成サンプルとすることができる。コスト関数（例えば、絶対差の和（ＳＡＤ）又は絶対変換差の和（ＳＡＴＤ））を使用して、候補イントラ予測モードのそれぞれに基づいて、テンプレート（１１０４）中の予測サンプルと再構成サンプルとの間のコスト（又は歪み）を計算することができる。最小コスト（又は歪み）を有するイントラ予測モードは、現在のＣＵ（１１０２）をインター予測するイントラ予測モード（例えば、最良のイントラ予測モード）として選択され得る。

【0127】

表２は、ＴＩＭＤに関連付けられた例示的なコーディングプロセスを示す。表２に示すように、ＤＩＭＤフラグ（例えば、ＤＩＭＤ＿ｆｌａｇ）が１でない（又は真でない）ときに、ＴＩＭＤフラグ（例えばＴＩＭＤ＿ｆｌａｇ）がシグナリングされ得る。ＤＩＭＤフラグが１である（又は真である）ときは、現在のＣＵ／ＰＵがＤＩＭＤを使用し、ＩＳＰフラグ（例えば、ＩＳＰ＿ｆｌａｇ）は、ＩＳＰが現在のＣＵ／ＰＵに使用されるかどうかを決定するために解析され得る。ＤＩＭＤフラグが１ではない（又は偽である）ときに、ＴＩＭＤフラグは、解析され得る。ＴＩＭＤフラグが１であるときに、ＴＩＭＤは他のイントラコーディングツールを適用せずに現在のＣＵ／ＰＵに適用され得る（例えば、ＴＩＭＤが使用されるときに、ＩＳＰは許容されない）。ＴＩＭＤフラグが１ではない（又は偽である）ときに、他のイントラコーディングツール（例えば、ＭＩＰ、ＭＲＬ、ＭＰＭなど）に関する構文要素は、デコーダで解析され得る。

【表2】

【0128】

ＴＩＭＤによれば、最小ＳＡＴＤを有する最初の２つのイントラ予測モードがＴＩＭＤモードとして選択され得る。これらの２つのＴＩＭＤモードは、重み付けされたイントラ予測を生成するために重みと融合され得る。重み付けイントラ予測は、現在のＣＵをコーディングするために使用され得る。ＰＤＰＣはまた、ＴＩＭＤモードの導出に含められ得る。

【0129】

選択された２つのモード（例えば、ｉｎｔｒａｍｏｄｅ１及びｉｎｔｒａｍｏｄｅ２）のコスト（又はコスト値）は、閾値とされ得、２のコストファクタは、式２において以下のように適用され得る。

【数2】

ｃｏｓｔＭｏｄｅ２は、ｉｎｔｒａｍｏｄｅ２に基づいて取得されるコスト値（例えば、ＳＡＤ又はＳＡＴＤなど）であり、ｃｏｓｔＭｏｄｅ１は、イントラモード１に基づいて取得されるコスト値である。式２に示す条件が真である場合、融合プロセスが適用されて、重み付きイントラ予測を生成することができる。それ以外の場合、ｉｎｔｒａｍｏｄｅ１のみが使用され得る。選択されたモード（例えば、ｉｎｔｒａｍｏｄｅ１及びｉｎｔｒａＭｏｄｅ２）の重みは、選択されたモードのコスト（例えば、ＳＡＤ又はＳＡＴＤ）から演算され得る。例えば、選択されたモードの重みは、式３及び式４に以下のように示され得る。

【数3】

【0130】

図１２は、融合ありのＴＩＭＤモードを示す。図１２に示すように、現在のブロックに対する第１の予測（１２０２）は、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）に基づいて生成され得、現在のブロックに対する第２の予測（１２０４）は、第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）に基づいて生成され得る。第１のイントラモードと第２のイントラモードは、ＴＩＭＤに基づいて取得され得る。ステップ（Ｓ１２０６）において、第１のイントラモードがアンギュラーモードであるときに、ＰＤＰＣプロセス（１２１０）は、第１の予測（１２０２）に適用されて、洗練された第１の予測を生成することができる。ステップ（Ｓ１２０８）において、第２のイントラモードがアンギュラーモードであるときに、第２の予測（１２０４）は、ＰＤＰＣプロセス（１２１２）を受信して、洗練された第２の予測を生成することができる。洗練された第１の予測と洗練された第２の予測は、（１２１４）において融合、又は結合されて、第１の結合予測を生成することができる。第１の結合予測は、洗練された第１の予測と洗練された第２の予測の重み付け結合とすることができる。第１のイントラモードがＤＣモード又はプラナーモードであることに応答して、ＰＤＰＣプロセス（１２１８）は、第１の結合予測に適用されて、第２の結合予測を生成することができる。さらに、現在のブロックは、第２の結合予測に基づいて、イントラ予測され得る。

【0131】

引き続き図１２を参照すると、ステップ（Ｓ１２０６）において、第１のイントラモードがアンギュラーモードでないときに、ＰＤＰＣプロセス（１２１０）は、第１の予測（１２０２）に適用され得ない。同様に、ステップ（Ｓ１２０８）において、第２のイントラモードがアンギュラーモードでないときに、ＰＤＰＣプロセス（１２１２）は、第２の予測（１２０４）に適用され得ない。さらに、第１のイントラモードがＤＣモードでもプラナーモードでもないときに、ＰＤＰＣプロセス（１２１８）は、第１の結合予測には適用されなくてもよい。

【0132】

デコーダ側イントラ予測は、明示的にシグナリングされたイントラモードとデコーダ側導出イントラモードを使用して、デコーダ側においてイントラ予測を行うことができる。例えば、デコーダは、ＤＩＭＤを適用してイントラモードを導出し、イントラ予測のために導出イントラモードを使用することができる。

【0133】

本開示では、ＰＤＰＣプロセスは、ＤＩＭＤ融合プロセスなどのフュージョンプロセス後に行われ得る。例示的なプロセス（１３００）は、図１３で提供され得る。図１３に示すように、第１の予測子（１３０２）は、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）に基づいて現在のブロックに対するイントラ予測を行うことによって生成され得、第２の予測子（１３０４）は、第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）に基づいて現在のブロックに対するイントラ予測を行うことによって生成され得、第３の予測子（１３０６）は、プラナーモードに基づいて現在のブロックに対してイントラ予測を行うことによって生成され得る。第１イントラモードと第２イントラモードは、ＤＩＭＤに基づいて取得され得る。第１の予測子、第２の予測子、及び第３の予測子は、融合プロセス（１３０８）によって結合されて、結合予測子を生成することができる。結合予測子は、第１の予測子、第２の予測子と第２の予測子の重み付け結合とすることができる。ＰＤＰＣプロセス（１３１０）が、結合予測子に適用されて、洗練された予測子を生成することができる。したがって、現在のブロックは、デコーダ側において、洗練された予測子に基づいて再構成され得る。

【0134】

図１３は、一例にすぎないことに留意されたい。予測子の数は、３に限定されない。プロセス（１３００）では、任意の数の予測子が適用され得る。追加的に、ＰＤＰＣプロセスは、上述の勾配ベースＰＤＰＣを含むことができる。勾配ベースＰＤＰＣは、二次参照サンプルなしで実装され得る。

【0135】

ＰＤＰＣプロセスが適用され得るかどうかを決定するために、実施形態において、ＰＤＰＣプロセスが適用されるかどうかを決定するために、１つのイントラモード又は予測子のみが使用される。例えば、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）は、ＰＤＰＣプロセスがプロセス（１３００）に適用可能かどうかを決定するために使用され得る。

【0136】

別の実施形態では、ＰＤＰＣプロセスが適用されるかどうかを決定するために、イントラアンギュラーモードの平均値を使用され得る。第１のイントラモード及び第２のイントラモードがアンギュラーモードであるときに、第１のイントラモード及び第２のイントラモードのアンギュラー値の平均が、ＰＤＰＣプロセスがプロセス（１３００）に適用可能かどうかを決定するために使用され得る。例えば、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）がイントラモード６０であり、第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）がイントラモード６２であるときに、第１のイントラモード及び第２のイントラモードの平均アンギュラー値は、（６０＋６２）＞＞１＝６１である。ＰＤＰＣがイントラアンギュラーモード６１に適用可能であるときに、ＰＤＰＣプロセス（１３１０）は、プロセス（１３００）の融合プロセス（１３０８）後に適用され得る。

【0137】

別の例では、第１のイントラモード及び第２のイントラモードのうちの１つのみがイントラアンギュラーモードであるときに、イントラアンギュラーモードである第１のイントラモード及び第２のイントラモードのうちの１つ基づいてＰＤＰＣが適用可能かどうかが決定され得る。

【0138】

さらに別の実施形態では、ＰＤＰＣプロセスは、プラナー又はＤＣ予測子などの特定の予測子に適用可能であると決定されてもよい。例えば、第１のイントラモード及び第２のイントラモードのうちの１つがプラナーモード又はＤＣモードであるときに、ＰＤＰＣプロセスは、プロセス（１３００）において常に適用可能であり得る。

【0139】

本開示では、ＰＤＰＣプロセスは、ＴＩＭＤ融合プロセスの後に行われ得る。例示的なプロセス（１４００）は、図１４に示され得る。図１４に示すように、第１の予測子（１４０２）は、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）に基づいて現在のブロックに対するイントラ予測を行うことによって生成され得、第２の予測子（１４０４）は、第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）に基づいて現在のブロックに対するイントラ予測を行うことによって生成され得る。第１のイントラモードと第２のイントラモードは、ＴＩＭＤに基づいて取得され得る。第１の予測子及び第２の予測子は、融合プロセス（１４０６）によって結合されて、結合予測子を生成することができる。結合予測子は、第１の予測子と第２の予測子の重み付け結合とすることができる。ＰＤＰＣプロセス（１４０８）が、結合予測子に適用されて、洗練された予測子を生成することができる。したがって、現在のブロックは、デコーダ側において、洗練された修正予測子に基づいて再構成され得る。

【0140】

プロセス（１４００）は、任意の数の予測子を含むことができることに留意する。さらに、ＰＤＰＣプロセスは、二次参照サンプルなしで実装され得る勾配ベースＰＤＰＣを含むことができる。

【0141】

ＰＤＰＣプロセスが適用され得るかどうかを決定するために、実施形態において、ＰＤＰＣプロセスが適用されるかどうかを決定するために、ただ１つのイントラモード又は予測子が使用される。例えば、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）は、ＰＤＰＣプロセスがプロセス（１４００）に適用可能かどうかを決定するために使用され得る。

【0142】

別の実施形態では、ＰＤＰＣプロセスが適用されるかどうかを決定するために、イントラ角度モードの平均値を使用され得る。第１のイントラモード及び第２のイントラモードがアンギュラーモードであるときに、第１のイントラモード及び第２のイントラモードのアンギュラー値の平均が、ＰＤＰＣプロセスがプロセス（１４００）に適用可能かどうかを決定するために使用され得る。

【0143】

例えば、第１のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ１）がイントラモード６０であり、第２のイントラモード（例えば、ｉｎｔｒａＭｏｄｅ２）がイントラモード６２であるときに、第１のイントラモード及び第２のイントラモードの平均アンギュラー値は、（６０＋６２）＞＞１＝６１である。イントラアンギュラーモード６１がＰＤＰＣ適用可能であるときに、ＰＤＰＣプロセス（１４０８）は、プロセス（１４００）の融合プロセス（１４０６）後に適用され得る。

【0144】

【0145】

さらに別の実施形態では、ＰＤＰＣプロセスは、プラナー又はＤＣ予測子などの特定の予測子に適用可能であると決定されてもよい。例えば、第１のイントラモード及び第２のイントラモードのうちの１つがプラナーモード又はＤＣモードであるときに、ＰＤＰＣプロセスは、プロセス（１４００）において常に適用可能であり得る。

【0146】

本開示では、ＰＤＰＣプロセスは、融合プロセスの後にスキップされ得る。例えば、ＰＤＰＣプロセスは、ＤＩＭＤ及び／又はＴＩＭＤに対してスキップされ得る。図１５Ａは、第１の予測子（１５０２）、第２の予測子（１５０４）、及び第３の予測子（１５０６）に対して融合プロセスを行うことによって、最終的なイントラ予測子が生成され得る例示的なプロセス（１５００Ａ）を示す。第１の予測子（１５０２）は第１のイントラモードに基づいて取得され得、第２の予測子（１５０４）は第２のイントラモードに基づいて取得され得、第３の予測子（１５０６）はプラナーモードに基づいて取得され得る。第１のイントラモードと第２のイントラモードは、ＤＩＭＤに基づいて生成され得る。

【0147】

図１５Ｂは、第１の予測子（１５１０）及び第２の予測子（１５１２）に対して融合プロセスを行うことによって、最終的なイントラ予測子が生成され得る例示的なプロセス（１５００Ｂ）を示す。第１の予測子（１５１０）は第１のイントラモードに基づいて取得され得、第２の予測子（１５１２）は第２のイントラモードに基づいて取得され得る。第１のイントラモードと第２のイントラモードは、ＴＩＭＤに基づいて生成され得る。

【0148】

図１５Ａ及び図１５Ｂに示す融合のための予測子の数は、３つ又は２つに限定されず、任意の数であり得ることに留意されたい。

【0149】

図１６は、本開示のいくつかの実施形態による、例示的なデコーディングプロセス（１６００）を概説するフローチャートを示す。図１７は、本開示のいくつかの実施形態による、例示的なエンコーディングプロセス（１７００）を概略するフローチャートを示す。提案されたプロセスは、別々に、又は任意の順序で組み合わせて使用されてもよい。さらに、プロセス（又は実施形態）、エンコーダ、及びデコーダの各々は、処理回路機構（例えば、１つ以上のプロセッサ、又は１つ以上の集積回路）によって実装されてもよい。一例において、１つ以上のプロセッサは、非一時的なコンピュータ可読媒体に記憶されたプログラムを実行する。

【0150】

実施形態では、プロセスの任意の動作（例えば、（１６００）及び（１７００））は、必要に応じて、任意の量又は順序で組み合わされ、又は配置され得る。実施形態では、プロセスの動作のうちの２つ以上（例えば、（１６００）及び（１７００））は、並行して実行されてもよい。

【0151】

プロセス（例えば、（１６００）及び（１７００））は、再構成中のブロックに対する予測ブロックを生成するために、ブロックの再構成及び／又はエンコーディングに使用され得る。様々な実施形態では、処理（例えば、（１６００）及び（１７００））は、端末デバイス（３１０）、（３２０）、（３３０）及び（３４０）内の処理回路機構、ビデオエンコーダ（４０３）の機能を行う処理回路機構、ビデオデコーダ（４１０）の機能を行う処理回路機構、ビデオデコーダ（５１０）の機能を行う処理回路機構、ビデオエンコーダ（５０３）の機能を行う処理回路機構などの処理回路機構によって実行される。いくつかの実施形態では、プロセス（例えば、（１６００）及び（１７００））は、ソフトウェア命令で実装され、したがって、処理回路機構がソフトウェア命令を実行するときに、処理回路機構は、プロセス（例えば、（１６００）及び（１７００））を行う。

【0152】

図１６に示すように、プロセス（１６００）は、（Ｓ１６０１）から開始し、（Ｓ１６１０）に進むことができる。（Ｓ１６１０）において、現在のブロック及び現在のブロックの近傍サンプルのコーディングされた情報が、コーディングされたビデオビットストリームから受信され得る。

【0153】

（Ｓ１６２０）において、現在のブロックの１つ以上のイントラモード予測子が決定され得、１つ以上のイントラモード予測子は、ＤＩＭＤ又はＴＩＭＤのいずれかを介して、現在のブロックの近傍サンプルに基づいて導出され得る。

【0154】

（Ｓ１６３０）において、ＰＤＰＣが適用されるかどうかは、１つ以上のイントラモード予測子に基づいて決定され得る。

【0155】

（Ｓ１６４０）において、ＰＤＰＣが適用されるという決定に応答して、融合プロセスが、１つ以上のイントラモード予測子に対して行われ得、融合プロセスは、１つ以上のイントラモード予測子を結合して、単一イントラモード予測子を生成することができる。

【0156】

（Ｓ１６５０）において、ＰＤＰＣは、単一イントラモード予測子に基づいて適用され、１つ以上のイントラモード予測子に対する融合プロセスに続いて現在のブロックの修正予測子を生成することができる。

【0157】

（Ｓ１６６０）において、現在のブロックは、ＰＤＰＣによって生成された修正予測子に基づいて再構成され得る。

【0158】

【0159】

１つ以上のイントラモード予測子がＤＩＭＤに基づいて導出されることに応答して、１つ以上のイントラモード予測子の第１のイントラモード予測子は、第１のイントラモードに基づいて決定され得る。第１のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの中で最も高いＨｏＧと関連付けられる。１つ以上のイントラモード予測子うちの第２のイントラモード予測子は、第２のイントラモードに基づいて決定され得る。第２のイントラモードは、隣接サンプルに基づいて決定され、隣接サンプルの２番目に高いＨｏＧに関連付けられ得る。１つ以上のイントラモード予測子のうちの第３のイントラモード予測子は、プラナーモード（ｐｌａｎａｒｍｏｄｅ）に基づいて決定され得る。

【0160】

いくつかの実施形態では、ＰＤＰＣが適用可能かどうかは、ＤＩＭＤに基づいて導出された第１のイントラモードに基づいて決定され得る。

【0161】

【0162】

【0163】

１つ以上のイントラモード予測子のうちの第１のイントラモード予測子がＴＩＭＤに基づいて導出されることに応答して、１つ以上のイントラモード予測しのうちの第１のイントラモード予測子は、第１のイントラモードに基づいて決定され得、第１のイントラモードは、近傍サンプルに基づいて決定され、近傍サンプルの最小コスト値に関連付けられ得る。１つ以上のイントラモード予測子のうちの第２のイントラモード予測子が第２のイントラモードに基づいて決定され得、第２のイントラモードは、隣接サンプルに基づいて決定され、隣接サンプルの２番目に小さいコスト値に関連付けられ得る。

【0164】

いくつかの実施形態では、ＰＤＰＣが適用可能かどうかは、ＴＩＭＤに基づいて導出された第１のイントラモードに基づいて決定され得る。

【0165】

【0166】

【0167】

図１７に示すように、プロセス（１７００）は、（Ｓ１７０１）から開始し、（Ｓ１７１０）に進むことができる。（Ｓ１７１０）において、現在のブロックの１つ以上のイントラモード予測子が決定され得、１つ以上のイントラモード予測子は、ＤＩＭＤ又はＴＩＭＤのいずれかを介して、現在のブロックの近傍サンプルに基づいて導出され得る。

【0168】

（Ｓ１７２０）において、位置依存イントラ予測結合（ＰＤＰＣ）が適用されるかどうかは、１つ以上のイントラモード予測子に基づいて決定され得る。

【0169】

（Ｓ１７３０）において、ＰＤＰＣが適用されるという決定に応答して、融合プロセスが、１つ以上のイントラモード予測子に対して行われ得る。融合プロセスは、１つ以上のイントラモード予測子を結合して、単一イントラモード予測子を生成することができる。

【0170】

（Ｓ１７４０）において、ＰＤＰＣは、単一イントラモード予測子に基づいて適用され、１つ以上のイントラモード予測子に対する融合プロセスに続いて現在のブロックの修正予測子を生成することができる。

【0171】

（Ｓ１７５０）において、修正予測子に基づいて現在のブロックに対してイントラ予測が行われ得る。

【0172】

（Ｓ１７６０）において、現在のブロック及び現在のブロックの近傍サンプルのコーディングされた情報を含むように、コーディングされたビットストリームが生成され得る。

【0173】

上述の技術は、コンピュータ可読命令を使用し、１つ以上のコンピュータ可読媒体に物理的に記憶されたコンピュータソフトウェアとして実装され得る。例えば、図１８は、開示された主題の特定の実施形態を実装するのに好適なコンピュータシステム（１８００）を示す。

【0174】

コンピュータソフトウェアは、アセンブリ、コンパイル、リンク、又は類似のメカニズムの対象となり得る任意の好適な機械コード又はコンピュータ言語を使用してコード化され得、１つ又は複数のコンピュータ中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）などによって、直接的に、又は解釈、マイクロコード実行などを通して実行され得る命令を含むコードを作成する。

【0175】

命令は、例えば、パーソナルコンピュータ、タブレットコンピュータ、サーバ、スマートフォン、ゲームデバイス、モノのインターネットのデバイスなどを含む様々なタイプのコンピュータ又はそのコンポーネント上で実行され得る。

【0176】

コンピュータシステム（１８００）のための図１８に示されるコンポーネントは、本質的に例示的なものであり、本開示の実施形態を実装するコンピュータソフトウェアの使用又は機能の範囲に関していかなる制限も示唆することを意図していない。コンポーネントの構成は、コンピュータシステム（１８００）の例示的な実施形態に例示されているコンポーネントの任意の１つ又は組み合わせに関するいかなる従属性又は要件も有していると解釈されてはならない。

【0177】

コンピュータシステム（１８００）は、特定のヒューマンインターフェース入力デバイスを含んでもよい。このようなヒューマンインターフェース入力デバイスは、例えば、触覚入力（例えば、キーストローク、スワイプ、データグローブの動き）、オーディオ入力（例えば、音声、拍手）、視覚入力（例えば、ジェスチャ）、嗅覚入力（描写せず）を通して、１人以上の人間ユーザによる入力に応答してもよい。また、ヒューマンインターフェースデバイスは、オーディオ（例えば、発話、音楽、周囲音）、画像（例えば、スキャン画像、静止画像カメラから取得される写真画像）、ビデオ（例えば、２次元ビデオ、立体視ビデオを含む３次元ビデオ）などの人間による意識的入力に必ずしも直接関係しない特定の媒体を捕捉するために使用され得る。

【0178】

入力ヒューマンインターフェースデバイスは、キーボード（１８０１）、マウス（１８０２）、トラックパッド（１８０３）、タッチスクリーン（１８１０）、データグローブ（図示せず）、ジョイスティック（１８０５）、マイクロホン（１８０６）、スキャナ（１８０７）、カメラ（１８０８）のうちの１つ以上（各々１つのみが描写されている）を含んでもよい。

【0179】

コンピュータシステム（１８００）はまた、特定のヒューマンインターフェース出力デバイスを含んでもよい。このようなヒューマンインターフェース出力デバイスは、例えば、触覚出力、音、光、及び嗅覚／味覚を通して、１人以上の人間ユーザの感覚を刺激していてもよい。このようなヒューマンインターフェース出力デバイスは、触覚出力デバイス（例えば、タッチスクリーン（１８１０）、データグローブ（図示せず）、又はジョイスティック（１８０５）による触覚フィードバックであるが、入力デバイスとして機能しない触覚フィードバックデバイスであり得る）、オーディオ出力デバイス（例えば、スピーカー（１８０９）、ヘッドフォン（描写せず））、視覚出力デバイス（例えば、ＣＲＴスクリーン、ＬＣＤスクリーン、プラズマスクリーン、ＯＬＥＤスクリーンを含むスクリーン（１８１０）であって、各々、触覚スクリーン入力能力を有するか、又は有さず、これらのうちのいくつかは、二次元の視覚出力又は立体出力のような手段を通してそれ以上の三次元の出力を出力することが可能であり得るもの、仮想現実グラス（描写せず）、ホログラフィックディスプレイ、スモークタンク（描写せず））、及びプリンタ（描写せず）を含んでもよい。

【0180】

コンピュータシステム（１８００）はまた、ＣＤ／ＤＶＤ又は同様の媒体（１８２１）を有するＣＤ／ＤＶＤＲＯＭ／ＲＷ（１８２０）を含む光媒体、サムドライブ（１８２２）、取り外し可能なハードドライブ又はソリッドステートドライブ（１８２３）、テープ及びフロッピーディスク（描写せず）などのレガシー磁気媒体、セキュリティドングル（描写せず）のような特殊なＲＯＭ／ＡＳＩＣ／ＰＬＤベースのデバイスなど、人間がアクセス可能な記憶デバイス、及びそれらの関連媒体を含むことができる。

【0181】

当業者はまた、現在開示されている主題に関連して使用される用語「コンピュータ可読媒体」は、伝送媒体、搬送波、又は他の過渡信号を包含しないと理解すべきである。

【0182】

コンピュータシステム（１８００）はまた、１つ以上の通信ネットワーク（１８５５）へのインターフェース（１８５４）を含むことができる。ネットワークは、例えば、無線、有線、光のものとすることができる。ネットワークは、さらに、ローカル、広域、大都市、車両及び産業、リアルタイム、遅延耐性などのものとすることができる。ネットワークの例は、Ｅｔｈｅｒｎｅｔ（登録商標）、無線ＬＡＮ、ＧＳＭ、３Ｇ、４Ｇ、５Ｇ、ＬＴＥなどを含むセルラネットワーク、ケーブルＴＶ、衛星ＴＶ、及び地上放送ＴＶを含むＴＶ有線及び無線広域デジタルネットワーク、ＣＡＮＢｕｓを含む車両及び産業などを含む。特定のネットワークは、通常、特定の汎用データポート又は周辺バス（１８４９）（例えば、コンピュータシステム（１８００）のＵＳＢポート）に取り付けられる外部のネットワークインターフェースアダプタを必要とし、他のものは、通常、後述するシステムバス（例えば、ＰＣコンピュータシステムへのＥｔｈｅｒｎｅｔインターフェース又はスマートフォンコンピュータシステムへのセルラーネットワークインターフェース）への取り付けによって、コンピュータシステム（１８００）のコアに組み込まれる。これらのネットワークのいずれかを使用して、コンピュータシステム（１８００）は、他のエンティティと通信することができる。このような通信は、一方向性の受信のみ（例えば、放送テレビ）、一方向性の送信のみのもの（例えば、ＣＡＮｂｕｓから特定のＣＡＮｂｕｓまで）、又は、例えば、ローカル又は広域デジタルネットワークを使用する他のコンピュータシステムへの双方向性のものとすることができる。特定のプロトコル及びプロトコルスタックは、上述のように、それらのネットワーク及びネットワークインターフェースの各々で使用され得る。

【0183】

前述のヒューマンインターフェースデバイス、人間がアクセス可能な記憶デバイス、及びネットワークインターフェースは、コンピュータシステム（１８００）のコア（１８４０）に取り付けられ得る。

【0184】

コア（１８４０）は、１つ以上のＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）（１８４１）、ＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）（１８４２）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｅａ）（１８４３）の形態の特殊なプログラマム可能な処理ユニット、特定のタスクのためのハードウェアアクセラレータ（１８４４）、グラフィックアダプタ（１８５０）などを含むことができる。これらのデバイスは、ＲＯＭ（Ｒｅａｄ－ｏｎｌｙｍｅｍｏｒｙ）（１８４５）、ランダムアクセスメモリ（１８４６）、ユーザがアクセス不可能なハードドライブ、ＳＳＤなどの内部マスストレージ（１８４７）と一緒に、システムバス（１８４８）を通して接続されてもよい。いくつかのコンピュータシステムでは、システムバス（１８４８）は、追加的なＣＰＵ、ＧＰＵなどによる拡張を可能にするために、１つ以上の物理プラグの形態でアクセス可能とすることができる。周辺デバイスは、コアのシステムバス（１８４８）に直接取り付けられるか、周辺バス（１８４９）通して取り付けられるかのいずれかとすることができる。一例では、スクリーン（１８１０）は、グラフィックアダプタ（１８５０）に接続され得る。周辺バスのためのアーキテクチャは、ＰＣＩ、ＵＳＢなどを含む。

【0185】

ＣＰＵ（１８４１）、ＧＰＵ（１８４２）、ＦＰＧＡ（１８４３）、及びアクセラレータ（１８４４）は、組み合わせて、前述のコンピュータコードを構成することができる特定の命令を実行することができる。コンピュータコードは、ＲＯＭ（１８４５）又はＲＡＭ（１８４６）に記憶され得る。一時的なデータはまた、ＲＡＭ（１８４６）に記憶され得るが、永続性データは、例えば、内部マスストレージ（１８４７）に記憶され得る。１つ以上のＣＰＵ（１８４１）、ＧＰＵ（１８４２）、マスストレージ（１８４７）、ＲＯＭ（１８４５）、ＲＡＭ（１８４６）などと密接に関連付けられ得るキャッシュメモリの使用を通して、メモリデバイスのいずれかへの高速ストレージ及び取り出しが、可能にされ得る。

【0186】

コンピュータ可読媒体は、様々なコンピュータ実装された動作を実行するためのコンピュータコードをその上に有することができる。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構築することができるか、又はそれらは、コンピュータソフトウェア分野の当業者に周知かつ入手可能な種類のものとすることができる。

【0187】

一例として、限定するものではなく、アーキテクチャ（１８００）、具体的にはコア（１８４０）を有するコンピュータシステムは、１つ以上の有形のコンピュータ可読媒体に具現化されたソフトウェアを実行するプロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡ、アクセラレータなどを含む）の結果として機能を提供することができる。このようなコンピュータ可読媒体は、コア内部マスストレージ（１８４７）、ＲＯＭ（１８４５）などの非一時的な性質のコア（１８４０）の特定のストレージと同様に、上記に紹介したユーザがアクセス可能なマスストレージに関連付けられた媒体とすることができる。本開示の様々な実施形態を実装するソフトウェアは、そのようなデバイスに記憶され、コア（１８４０）によって実行され得る。コンピュータ可読媒体は、特定のニーズに応じて、１つ以上のメモリデバイス又はチップを含むことができる。ソフトウェアは、コア（１８４０）、具体的には内部のプロセッサ（ＣＰＵ、ＧＰＵ、ＦＰＧＡなどを含む）に、ＲＡＭ（１８４６）に記憶されたデータ構造を定義することと、ソフトウェアによって定義されたプロセスに従ってこのようなデータ構造を修正することとを含む、本明細書に記載された特定のプロセス又は特定のプロセスの特定の部分を実行させることができる。追加的又は代替的には、コンピュータシステムは、回路（例えば、アクセラレータ（１８４４））内に配線されたか、又は他の方法で具現化された論理の結果として、機能を提供することができ、この回路は、本明細書に記載された特定のプロセス又は特定のプロセスの特定の部分を実行するために、ソフトウェアの代わりに、又はソフトウェアと共に動作することができる。ソフトウェアへの言及は、論理を包含することができ、適切な場合には、その逆もできる。コンピュータ可読媒体への言及は、実行のためのソフトウェアを記憶する回路（集積回路（ＩＣ）など）、実行のための論理を具体化する回路、又は適切な場合にはその両方を包含することができる。本開示は、ハードウェア及びソフトウェアの任意の好適な組み合わせを包含する。
付録Ａ：頭字語
ＪＥＭ：ジョイント探索モデル（ｊｏｉｎｔｅｘｐｌｏｒａｔｉｏｎｍｏｄｅｌ）
ＶＶＣ：汎用ビデオコーディング（ｖｅｒｓａｔｉｌｅｖｉｄｅｏｃｏｄｉｎｇ）
ＢＭＳ：ベンチマークセット（ｂｅｎｃｈｍａｒｋｓｅｔ）
ＭＶ：モーションベクトル（ＭｏｔｉｏｎＶｅｃｔｏｒ）
ＨＥＶＣ：高効率ビデオコーディング
ＳＥＩ：補助強化情報（ＳｕｐｐｌｅｍｅｎｔａｒｙＥｎｈａｎｃｅｍｅｎｔＩｎｆｏｒｍａｔｉｏｎ）
ＶＵＩ：ビデオユーザビリティ情報（ＶｉｄｅｏＵｓａｂｉｌｉｔｙＩｎｆｏｒｍａｔｉｏｎ）
ＧＯＰ：ピクチャグループ（ＧｒｏｕｐｏｆＰｉｃｔｕｒｅｓ）
ＴＵ：変換ユニット（ＴｒａｎｓｆｏｒｍＵｎｉｔ）
ＰＵ：予測ユニット（ＰｒｅｄｉｃｔｉｏｎＵｎｉｔ）
ＣＴＵ：コーディングツリーユニット（ＣｏｄｉｎｇＴｒｅｅＵｎｉｔ）
ＣＴＢ：コーディングツリーブロック（ＣｏｄｉｎｇＴｒｅｅＢｌｏｃｋ）
ＰＢ：予測ブロック（ＰｒｅｄｉｃｔｉｏｎＢｌｏｃｋ）
ＨＲＤ：仮想参照デコーダ（ＨｙｐｏｔｈｅｔｉｃａｌＲｅｆｅｒｅｎｃｅＤｅｃｏｄｅｒ）
ＳＮＲ信号雑音比（ＳｉｇｎａｌＮｏｉｓｅＲａｔｉｏ）
ＣＰＵ：中央処理ユニット（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）
ＧＰＵ：グラフィック処理ユニット（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）
ＣＲＴ：陰極線管（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）
ＬＣＤ：液晶ディスプレイ（Ｌｉｑｕｉｄ－ＣｒｙｓｔａｌＤｉｓｐｌａｙ）
ＯＬＥＤ：有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔ－ＥｍｉｔｔｉｎｇＤｉｏｄｅ）
ＣＤ：コンパクトディスク（ＣｏｍｐａｃｔＤｉｓｃ）
ＤＶＤ：デジタルビデオディスク（ＤｉｇｉｔａｌＶｉｄｅｏＤｉｓｃ）
ＲＯＭ：読み出し専用メモリ（Ｒｅａｄ－ＯｎｌｙＭｅｍｏｒｙ）
ＲＡＭ：ランダムアクセスメモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）
ＡＳＩＣ：特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ－ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）
ＰＬＤ：プログラマブル論理デバイス（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）
ＬＡＮ：ローカルエリアネットワーク（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）
ＧＳＭ：グローバルシステムフォーモバイルコミュニケーションズ（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）
ＬＴＥ：ロングタームエボリューション（Ｌｏｎｇ－ＴｅｒｍＥｖｏｌｕｔｉｏｎ）
ＣＡＮＢｕｓ：コントローラエリアネットワークバス（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋＢｕｓ）
ＵＳＢ：ユニバーサルシリアルバス（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）
ＰＣＩ：ペリフェラルコンポーネントインターコネクト（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）
ＦＰＧＡ：フィールドプログラマブルゲートエリア（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｅａｓ）
ＳＳＤ：ソリッドステートドライブ（ｓｏｌｉｄ－ｓｔａｔｅｄｒｉｖｅ）
ＩＣ：集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）
ＣＵ：コーディングユニット（ＣｏｄｉｎｇＵｎｉｔ）

【0188】

本開示は、いくつかの例示的な実施形態を記載してきたが、本開示の範囲内にある変更、置換、及び様々な代替等価物がある。したがって、当業者は、本明細書に明示的に示されていないか、又は記載されていないが、本開示の原理を具体化し、本開示の精神及び範囲内にある多くのシステム及び方法を考案することができると理解されるであろう。

【図1】