特表2024-529641 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2024-529641ラテラル持続化ディレクトリ状態

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-08-08

(54)【発明の名称】ラテラル持続化ディレクトリ状態

(51)【国際特許分類】

G06F 12/121 20160101AFI20240801BHJP

G06F 12/123 20160101ALI20240801BHJP

G06F 12/0806 20160101ALI20240801BHJP

【ＦＩ】

G06F12/121 100

G06F12/123

G06F12/0806 100

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024505585

(86)(22)【出願日】2022-08-03

(85)【翻訳文提出日】2024-01-30

(86)【国際出願番号】 EP2022071789

(87)【国際公開番号】W WO2023020839

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】17/407,248

(32)【優先日】2021-08-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬＢＵＳＩＮＥＳＳＭＡＣＨＩＮＥＳＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】ＮｅｗＯｒｃｈａｒｄＲｏａｄ，Ａｒｍｏｎｋ，ＮｅｗＹｏｒｋ１０５０４，ＵｎｉｔｅｄＳｔａｔｅｓｏｆＡｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡忠彦

(72)【発明者】

【氏名】バンダムラヴリ、ラムサイマノジュ

(72)【発明者】

【氏名】ウォルタース、クレイグ

(72)【発明者】

【氏名】ジャコビ、クリスチャン

(72)【発明者】

【氏名】ブロンソン、ティモシー

(72)【発明者】

【氏名】アレクサンダー、グレゴリー、ウィリアム

(72)【発明者】

【氏名】フイン、ヒュー

(72)【発明者】

【氏名】ソネリッター、ロバート

(72)【発明者】

【氏名】コール、ジェイソン

(72)【発明者】

【氏名】バーガー、ディアナ

(72)【発明者】

【氏名】ブランシフォルテ、リチャード、ジョセフ

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205KK14

5B205MM03

5B205QQ02

5B205UU32

(57)【要約】

コンピュータ実行方法は、複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットを定義することであって、各プロセッサ・ユニットが、少なくとも１つのキャッシュを有するプロセッサを備え、１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結される、定義することと、複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラスに配置することであって、各一致クラスが、クロノロジ・ベクトルを含む、配置することと、複数のスコープ・ドメインに基づいて、複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置することと、クロノロジ・ベクトルに基づいて、立ち退かせることになる第１のキャッシュ・ラインを決定することと、第１のキャッシュ・ラインのスコープ、およびターゲット・キャッシュに関連付けられた飽和メトリックに基づいて、第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを決定することであって、第１のキャッシュ・ラインのスコープが、ラテラル持続化タグ・ビットに基づいて決定される、決定することとを含む。

【特許請求の範囲】

【請求項1】

コンピュータ実行方法であって、
複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットを定義することであって、各プロセッサ・ユニットが、前記複数のキャッシュからの少なくとも１つのキャッシュを有するプロセッサを備え、前記１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結される、前記定義することと、
前記複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラスに配置することであって、前記１つまたは複数の一致クラスにおける各一致クラスが、クロノロジ・ベクトルを含む、前記配置することと、
複数のスコープ・ドメインに基づいて、前記複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置することと、
第１のキャッシュ・ラインの前記クロノロジ・ベクトルに基づいて、立ち退かせることになる前記第１のキャッシュ・ラインを決定することと、
前記第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを、前記第１のキャッシュ・ラインのスコープおよび前記ターゲット・キャッシュに関連付けられた飽和メトリックに基づいて決定することであって、前記第１のキャッシュ・ラインの前記スコープが、ラテラル持続化タグ・ビットに基づいて決定される、前記決定することと
を含む、コンピュータ実行方法。

【請求項2】

前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことと、前記第１のキャッシュ・ライン用の前記ラテラル持続化タグ・ビットをインクリメントすることとをさらに含む、請求項１に記載の方法。

【請求項3】

前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことが、
前記ターゲット・キャッシュから立ち退かせることになる第２のキャッシュ・ラインを選択することと、
前記第２のキャッシュ・ライン用の第２のスコープを決定することと、
前記第２のスコープに基づいて、前記第２のキャッシュ・ライン用の立ち退きロケーションを決定することであって、前記立ち退きロケーションが、ラテラル・キャッシュおよびメイン・メモリのうちの少なくとも１つを含む、前記決定することと
を含む、請求項２に記載の方法。

【請求項4】

前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことが、
１つまたは複数のキャッシュ・インストール位置を含むキャッシュ置換ポリシを決定することと、
前記ターゲット・キャッシュのために前記第１のキャッシュ・ライン用のスコープを決定することであって、前記スコープが、前記第１のキャッシュ・ラインをインストールしたいというリクエストのオリジネータを決定し、前記オリジネータが、前記ターゲット・キャッシュにローカルなプロセッサ、およびラテラル・キャッシュのうちの少なくとも１つを含む、前記決定することと、
前記ターゲット・キャッシュにローカルな前記プロセッサによってインストールされたキャッシュ・ラインのパーセンテージ、およびラテラル・キャッシュによってインストールされたキャッシュ・ラインのパーセンテージに基づいて、前記第１のキャッシュ・ラインのインストール位置を決定することと
を含む、請求項２に記載の方法。

【請求項5】

前記１つまたは複数のキャッシュ・インストール位置が、最も新しく使用された（ＭＲＵ）位置、中間の最も長い間使用されていない（ｍｉｄ－ＬＲＵ）位置、および最も長い間使用されていない（ＬＲＵ）位置を含む、請求項４に記載の方法。

【請求項6】

前記第１のキャッシュ・ラインをインストールするための前記ターゲット・キャッシュを決定することが、
前記第１のキャッシュ・ラインの前記スコープに基づいて、キャッシュのターゲット・クラスタを決定することと、
キャッシュの前記ターゲット・クラスタから前記ターゲット・キャッシュを選択することと
を含む、請求項１に記載の方法。

【請求項7】

前記第１のキャッシュ・ラインの前記スコープ、および前記ターゲット・キャッシュに関連付けられた飽和メトリックに基づいて、キャッシュの前記ターゲット・クラスタを決定することが、
キャッシュのクラスタ毎にスコープ・ドメインを決定することと、
前記第１のキャッシュ・ラインの前記スコープより高い前記ターゲット・クラスタのスコープ・ドメインに基づいて、キャッシュの前記ターゲット・クラスタを選択することと
を含む、請求項６に記載の方法。

【請求項8】

前記第１のキャッシュ・ラインの前記スコープ、および前記ターゲット・キャッシュに関連付けられた飽和メトリックに基づいて、キャッシュの前記ターゲット・クラスタを決定することが、
キャッシュのクラスタ毎の組み合わされた飽和メトリックを分析することであって、前記組み合わされた飽和メトリックが、キャッシュのクラスタ内のキャッシュ毎に組み合わされた前記飽和メトリックを含む、前記分析することと、
キャッシュの各クラスタの中の最低の組み合わされた飽和メトリックである前記ターゲット・クラスタについての前記組み合わされた飽和メトリックに基づいて、キャッシュの前記ターゲット・クラスタを選択することと
を含む、請求項６に記載の方法。

【請求項9】

キャッシュの前記ターゲット・クラスタから前記ターゲット・キャッシュを選択することが、
キャッシュの前記ターゲット・クラスタ内の各キャッシュの飽和メトリックを分析することと、
キャッシュの前記ターゲット・クラスタ内の各キャッシュの中の最低の飽和メトリックである前記ターゲット・キャッシュについての前記飽和メトリックに基づいて前記ターゲット・キャッシュを選択することと
を含む、請求項６に記載の方法。

【請求項10】

前記飽和メトリックが、プロセッサ・ミスによって定義されたインストールの数、およびラテラル・キャッシュからのキャッシュにおけるインストールの数のうちの少なくとも１つを含む、請求項１に記載の方法。

【請求項11】

システムであって、
複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットであって、各プロセッサ・ユニットが、前記複数のキャッシュからの少なくとも１つのキャッシュを有するプロセッサを備え、前記１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結された、前記プロセッサ・ユニットと、
前記複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラスに配置することであって、前記１つまたは複数の一致クラスにおける各一致クラスが、クロノロジ・ベクトルを含む、前記配置すること、
複数のスコープ・ドメインに基づいて、前記複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置すること、
前記キャッシュ・ラインの前記クロノロジ・ベクトルに基づいて、立ち退かせることになる第１のキャッシュ・ラインを決定すること、
前記第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを、前記第１のキャッシュ・ラインのスコープおよび前記ターゲット・キャッシュに関連付けられた飽和メトリックに基づいて決定することであって、前記第１のキャッシュ・ラインの前記スコープが、ラテラル持続化タグ・ビットに基づいて決定される、前記決定すること
を実施するように構成された、キャッシュ・コントローラとを備える、システム。

【請求項12】

前記キャッシュ・コントローラが、前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことと、前記第１のキャッシュ・ライン用の前記第１のラテラル持続化ビット・タグをインクリメントすることとを実施するようにさらに構成される、請求項１１に記載のシステム。

【請求項13】

【請求項14】

前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことが、
１つまたは複数のキャッシュ・インストール位置を含むキャッシュ置換ポリシを決定することと、
前記第１のキャッシュ・ラインを前記ターゲット・キャッシュにインストールしたいというリクエストのオリジネータを決定することであって、前記オリジネータが、前記ターゲット・キャッシュにローカルなプロセッサ、およびラテラル・キャッシュのうちの少なくとも１つを含む、前記決定することと、
前記ターゲット・キャッシュにローカルな前記プロセッサによってインストールされたキャッシュ・ラインのパーセンテージ、およびラテラル・キャッシュによってインストールされたキャッシュ・ラインのパーセンテージに基づいて、前記第１のキャッシュ・ラインのインストール位置を決定することと
を含む、請求項１２に記載のシステム。

【請求項15】

前記第１のキャッシュ・ラインをインストールするための前記ターゲット・キャッシュを決定することが、
前記第１のキャッシュ・ラインの前記スコープに基づいて、キャッシュのターゲット・クラスタを決定することと、
キャッシュの前記ターゲット・クラスタから前記ターゲット・キャッシュを選択することと
を含む、請求項１１に記載のシステム。

【請求項16】

プログラム命令を具体化したコンピュータ可読ストレージ媒体を備えるコンピュータ・プログラム製品であって、前記プログラム命令が、
複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットを定義することであって、各プロセッサ・ユニットが、前記複数のキャッシュからの少なくとも１つのキャッシュを有するプロセッサを備え、前記１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結される、前記定義することと、
前記複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラスに配置することであって、前記１つまたは複数の一致クラスにおける各一致クラスが、クロノロジ・ベクトルを含む、前記配置することと、
複数のスコープ・ドメインに基づいて、前記複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置することと、
立ち退かせることになる第１のキャッシュ・ラインを、前記第１のキャッシュ・ラインの前記クロノロジ・ベクトルに基づいて、決定することと、
前記第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを、前記第１のキャッシュ・ラインのスコープおよび前記ターゲット・キャッシュに関連付けられた飽和メトリックに基づいて決定することであって、前記第１のキャッシュ・ラインの前記スコープが、ラテラル持続化タグ・ビットに基づいて決定される、前記決定することと
を含む動作を１つまたは複数のプロセッサに実施させるように前記１つまたは複数のプロセッサによって実行可能な、コンピュータ・プログラム製品。

【請求項17】

前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことと、前記第１のキャッシュ・ライン用の前記第１のラテラル持続化ビットのビットをインクリメントすることとをさらに含む、請求項１６に記載のコンピュータ・プログラム製品。

【請求項18】

【請求項19】

【請求項20】

コンピュータ実行方法であって、
処理ドロワー内の複数のマイクロプロセッサ・チップにおける第１のマイクロプロセッサ・チップ上の第１のキャッシュから、第１のキャッシュ・ラインを立ち退かせたいというリクエストを受け取ることであって、前記第１のキャッシュ・ラインが、前記第１のキャッシュ・ライン用のスコープを追跡するラテラル持続化ビットの第１のセットを有する、前記受け取ることと、
前記第１のキャッシュ・ラインの前記スコープを決定することと、
飽和メトリックを有するターゲット・キャッシュを識別することであって、前記ターゲット・キャッシュが、前記第１のキャッシュ・ラインの前記スコープより高いスコープを有する、前記識別することと、
前記ターゲット・キャッシュの前記飽和メトリック、および前記第１のキャッシュ・ラインの前記スコープに基づいて、前記第１のキャッシュ・ラインのためのアクションを決定することと
を含む、コンピュータ実行方法。

【請求項21】

前記アクションが、前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことと、ラテラル持続化ビットの前記第１のセットをインクリメントすることとを含む、請求項２０に記載の方法。

【請求項22】

前記アクションが、前記ターゲット・キャッシュに関して前記第１のキャッシュ・ラインを拒絶することを含む、請求項２０に記載の方法。

【請求項23】

プログラム命令を具体化したコンピュータ可読ストレージ媒体を備えるコンピュータ・プログラム製品であって、前記プログラム命令が、
処理ドロワー内の複数のマイクロプロセッサ・チップにおける第１のマイクロプロセッサ・チップ上の第１のキャッシュから、第１のキャッシュ・ラインを立ち退かせたいというリクエストを受け取ることであって、前記第１のキャッシュ・ラインが、前記第１のキャッシュ・ライン用のスコープを追跡するラテラル持続化ビットの第１のセットを有する、前記受け取ることと、
飽和メトリックを有するターゲット・キャッシュを識別することと、
前記第１のキャッシュ・ラインの前記スコープを決定することと、
前記ターゲット・キャッシュの前記飽和メトリック、および前記第１のキャッシュ・ラインの前記スコープに基づいて、前記第１のキャッシュ・ラインのためのアクションを決定することと
を含む動作を１つまたは複数のプロセッサに実施させるように前記１つまたは複数のプロセッサによって実行可能な、コンピュータ・プログラム製品。

【請求項24】

前記アクションが、前記第１のキャッシュ・ラインを前記ターゲット・キャッシュに書き込むことと、ラテラル持続化ビットの前記第１のセットをインクリメントすることとを含む、請求項２３に記載のコンピュータ・プログラム製品。

【請求項25】

前記アクションが、前記ターゲット・キャッシュに関して前記第１のキャッシュ・ラインを拒絶することを含む、請求項２３に記載のコンピュータ・プログラム製品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般にデータ処理に関し、より詳細には、対称型マルチプロセッシング・コンピュータにおけるラテラル持続化ディレクトリ（lateral persistence directory）状態に関する。

【背景技術】

【0002】

現代の高性能コンピュータ・システムは、典型的には、多くの計算ノードを伴うマルチノードの対称型マルチプロセッシング（「ＳＭＰ」：symmetric multiprocessing）コンピュータとして実行される。ＳＭＰは、マルチプロセッサ・コンピュータ・ハードウェア・アーキテクチャであり、２つ以上の、典型的にはさらに多くの、同一のプロセッサが、単一の共有メイン・メモリに接続され、単一のオペレーティング・システムによって制御される。今日、ほとんどのマルチプロセッサ・システムが、ＳＭＰアーキテクチャを使用している。マルチコア・プロセッサの場合、ＳＭＰアーキテクチャはコアに適用され、コアを別個のプロセッサとして扱う。プロセッサは、バス、クロスバー・スイッチ、メッシュ・ネットワーク、および同様のものを使用して相互接続されてもよい。各計算ノードは、典型的には、いくつかのプロセッサを含み、プロセッサのそれぞれは、少なくともいくつかのローカル・メモリを有してもよく、ローカル・メモリのうちの少なくともいくつかは、キャッシュ・メモリで加速される。キャッシュ・メモリは、各プロセッサにローカルであること、2つ以上のプロセッサにまたがって共有される計算ノードにローカルであること、またはノード全体に共有されることが可能である。

【発明の概要】

【0003】

本発明の態様は、ラテラル・キャッシュ持続化のための方法を対象とする。１つの態様では、コンピュータ実行方法は、複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットを定義することであって、各プロセッサ・ユニットが、複数のキャッシュからの少なくとも１つのキャッシュを有するプロセッサを備え、１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結される、定義することと、複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラス（congruence class）に配置することであって、１つまたは複数の一致クラスにおける各一致クラスが、クロノロジ・ベクトルを含む、配置することと、複数のスコープ・ドメインに基づいて、複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置することと、第１のキャッシュ・ラインのクロノロジ・ベクトルに基づいて、立ち退かせることになる第１のキャッシュ・ラインを決定することと、第１のキャッシュ・ラインのスコープ、およびターゲット・キャッシュに関連付けられた飽和メトリック（saturation metric）に基づいて、第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを決定することであって、第１のキャッシュ・ラインのスコープが、ラテラル持続化タグ・ビット（複数）に基づいて決定される、決定することとを含む。

【0004】

別の態様では、コンピュータ実行方法は、処理ドロワー内の複数のマイクロプロセッサ・チップにおける第１のマイクロプロセッサ・チップ上の第１のキャッシュから、第１のキャッシュ・ラインを立ち退かせたいというリクエストを受け取ることであって、第１のキャッシュ・ラインが、第１のキャッシュ・ライン用のスコープを追跡するラテラル持続化ビット（複数）の第１のセットを有する、受け取ることと、第１のキャッシュ・ラインのスコープを決定することと、飽和メトリックを有するターゲット・キャッシュを識別することであって、ターゲット・キャッシュが、第１のキャッシュ・ラインのスコープより高いスコープを有する、識別することと、ターゲット・キャッシュのための飽和メトリック、および第１のキャッシュ・ラインのスコープに基づいて、第１のキャッシュ・ラインのためのアクションを決定することとを含む。

【0005】

本発明の他の態様は、コンピュータ・システムおよびコンピュータ・プログラム製品で上述の方法の特徴を実施する。

【0006】

本発明の技術を通じて、追加の技術的特徴および利益が実現される。本発明の実施形態および態様が本明細書で詳細に説明され、特許請求される主題の一部とみなされる。より良く理解するために、詳細な説明および図面を参照する。

【0007】

本明細書に記載の排他的権利の詳細は、本明細書の結論における特許請求の範囲において具体的に指摘され、明確に特許請求される。本発明の実施形態の前述および他の特徴および利点は、添付の図面と併用して行われる以下の詳細な説明から明らかである。

【図面の簡単な説明】

【0008】

【図1】本発明の１つまたは複数の実施形態による、キャッシュ持続化を利用する分散型対称型マルチプロセッシング（ＳＭＰ：symmetric multiprocessing）システムのブロック図である。

【図2】本発明の１つまたは複数の実施形態による、例示的なターゲット・キャッシュのブロック図である。

【図3】本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法の流れ図である。

【図4】本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法の流れ図である。

【図5】本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法の流れ図である。

【図6】本発明の１つまたは複数の実施形態による、コンピュータ・システムのブロック図である。

【発明を実施するための形態】

【0009】

本明細書に描写された図は例示である。本発明の範囲から逸脱しない、記載の図または動作に対する多くの変形形態が可能である。例えば、アクションは、異なる順序で実施可能であり、またはアクションは、追加、削除、もしくは修正可能である。また、用語「連結される」およびその変形形態は、２つの要素間に通信経路があることを表し、要素間に介在する要素／接続がない要素間の直接的な接続を示唆しない。これらの変形形態の全ては、本明細書の一部であるとみなされる。

【0010】

本発明の１つまたは複数の実施形態は、ＳＭＰ環境におけるメモリ・アクセスを低減させるためのシステムおよび方法を提供する。伝統的に、メモリ・アクセスの低減は、Ｎレベルの垂直キャッシュ階層内で大きいキャッシュが、より小さいキャッシュをバックアップすることを利用して対処される。これは、特定のキャッシュ・レベルでは、キャッシュ全てが同じ割合で利用されるわけではないので、欠点を含んでいる。全てのキャッシュが同じ割合で利用されるわけではないので、これは、任意の利用率の低いキャッシュ空間を使用する機会を開く。

【0011】

本発明の１つまたは複数の実施形態では、ＳＭＰ環境において、態様は、ピア・ラテラル・キャッシュからのキャッシュの立ち退きを存続させるために使用可能なラテラル・キャッシュを定義することを含む。これらのピア・ラテラル・キャッシュは、キャッシュのクラスタに分割可能であり、各クラスタは、持続化のスコープを表す。立ち退かされたキャッシュ・ラインは、まず、次の持続化のスコープでピア・キャッシュのクラスタ内に持続することを許可される。次いで、キャッシュ・ラインがクラスタから立ち退かされ続けると同時に、他のクラスタは、立ち退かされたキャッシュ・ラインが最後のクラスタに達し、メイン・メモリに立ち退かされることが可能になるまで、キャッシュ・ラインの格納のために利用可能である。ラテラル持続化タグ・ビット（複数）は、キャッシュ・ライン毎にキャッシュ持続化のスコープを追跡するために利用可能である。キャッシュ・フェッチ・ミスの場合、キャッシュ・ラインが、システム・キャッシュに初めてインストールされたとき、ラテラル持続化ディレクトリ・タグが０にセットされる。キャッシュ・ラインが、クラスタ内のラテラル・キャッシュに、またはキャッシュの他のクラスタにインストールされると同時に、上記ディレクトリ・タグがインクリメントされ、ターゲット・キャッシュが属するこの対応する持続化のスコープにセットされる。どのレベル・スコープでキャッシュ・ラインが立ち退かされるべきかを決定するために、置換アルゴリズム／ポリシが実施される。ターゲット・キャッシュは、スコープ・レベル内で識別し、適応性のあるＬＲＵ（最も長い間使用されていない：least recently used）置換ポリシが、次いで、ターゲット・キャッシュの一致クラスにおけるキャッシュ・ラインをどこにインストールするべきかを決定する。

【0012】

図１は、１つまたは複数の実施形態による、分散型対称型マルチプロセッシング（ＳＭＰ）システム１００（以後「システム１００」）を描写している。システム１００は、４つの処理単位、すなわち「ドロワー」を含むことができる。各ドロワー２４０－０、２４０－１、２４０－２、２４０－３は、８つの（８）マイクロプロセッサ（ＣＰ）チップ（２０２－０～２０２－７）を含む。各ＣＰチップは、８つの（８）コア２０４－０～２０４－７を含むことができる。ＣＰチップ内の各コアは、プライベートＬ１キャッシュ２０６－０～２０６－７（命令キャッシュおよびデータ・キャッシュ両方を含む）を含む。これらのプライベートＬ１キャッシュは、セミプライベートＬ２キャッシュ２０８－０～２０８－７によって支援される。本発明の１つまたは複数の実施形態では、セミプライベートＬ２キャッシュ２０８は、オンチップの仮想Ｌ３キャッシュを提供するために、相互作用することが可能である。各プロセッサ・ドロワー２４０は、仮想Ｌ４キャッシュを提供する完全接続トポロジを有する８つまでのＣＰチップ２０２を含む。仮想Ｌ３および仮想Ｌ４キャッシュは、チップ２０２内およびドロワー２４０内の独立した物理的なＬ２キャッシュ２０８をクラスタ化するチップ・キャッシング技術のセットを通じて、統合型共有ビクティム・キャッシュとして機能するように実現可能である。

【0013】

本発明の１つまたは複数の実施形態では、仮想Ｌ３／Ｌ４キャッシュは、ＣＰチップ内のＬ２キャッシュのグループ／クラスタ、ＣＰチップのグループ、またはピア・キャッシュからキャッシュ・ラインを立ち退かせるためのドロワー、あるいはその組合せを定義することによって実装される。つまり、キャッシュ・ラインは、本明細書に記載の規定の置換ポリシに従って、Ｌ２キャッシュの定義されたグループ／クラスタ内のピアＬ２に第１のＬ２から立ち退かされる。

【0014】

本発明の１つまたは複数の実施形態では、ピアのＬ２キャッシュ（「ラテラル・キャッシュ」と呼ばれることもある）は、１次、２次、および３次と呼ばれるキャッシュのクラスタ２１４に分割可能であり、これらは、無限数の一意のスコープに拡張可能である。キャッシュ・ラインがＬ２キャッシュから立ち退かされたとき、この立ち退かされたキャッシュ・ラインは、最後のキャッシュのクラスタに達するまでクラスタを次々通って、キャッシュのクラスタ２１４内に持続することを可能にされる。１つまたは複数の実施形態では、持続化のスコープを識別するために、ラテラル持続化（ＬＰ：lateral persistence）タグ・ビット（複数）が利用可能である。つまり、タグ・ビットは、現在の持続化のスコープが何であるか、および、メモリに立ち退かされるか、プロセッサ・キャッシュによって再び参照される前に、どれだけ多くのスコープをキャッシュ・ラインがホップ可能であるかを表すことができる。フェッチ・ミスの場合、キャッシュ・ラインが、システム・キャッシュに初めてインストールされたとき、ＬＰタグ・ビットは、０にセットされることが可能である。また、同じキャッシュ・ラインがキャッシュから立ち退かされたとき、キャッシュ・ラインは、それぞれの持続化のスコープにセットされたラテラル持続化タグ・ビット内の、次の持続化のスコープ（例えば、１次、２次、または３次）内の他のキャッシュのいずれかにおいて持続される。

【0015】

本発明の１つまたは複数の実施形態では、各ドロワー２４０は、クラスタ２１４内のキャッシュから立ち退かされたときにキャッシュ・ラインを持続させるために利用される１つまたは複数のキャッシュ・クラスタ２１４を含む。例示的な例は、キャッシュ・クラスタ２１４の１つの構成を示しているが、１つまたは複数の実施形態では、クラスタ２１４は、グループ／クラスタ内のドロワーＬ２キャッシュにまたがって含む任意のタイプの構成の任意の数のＬ２キャッシュを含むことができる。本発明の１つまたは複数の実施形態では、キャッシュ内のデータは、複数のキャッシュ・ラインを含む一致クラス（congruence classes）に配置され、前記一致クラスは、どのエントリを立ち退かせるべきかを決定するために使用されるクロノロジ・ベクトルを含み、キャッシュの立ち退きは、適応性のあるＬＲＵ置換ポリシを使用して行われる。ローカル・プロセッサ・フェッチ・ミスにインストールするための空の区画がない場合、置換ポリシは、クロノロジ・ベクトルに基づいて、最も長い間使用されていない、プロセッサに関連付けられたＬ２キャッシュから、キャッシュ・ラインを立ち退かせようとする。ターゲットＬ２キャッシュは、ターゲットＬ２キャッシュを使用する処理コアに関するターゲットＬ２キャッシュの利用率、およびターゲットＬ２キャッシュについての任意の他のメトリックを調査することによって識別可能である。ターゲットＬ２キャッシュは、キャッシュのクラスタ２１４内のいずれかのＬ２キャッシュの利用率が最低であることに基づいて、クラスタ２１４内のＬ２キャッシュの中から選択可能である。キャッシュの利用率は、予め定義された期間内の総キャッシュ・アクセス、キャッシュの立ち退きまたは書き込みあるいはその両方の頻度、キャッシュ・アクセス、立ち退き、または書き込みあるいはその組合せの間の期間、キャッシュ内にインストールされたラテラル持続キャッシュ・ラインの数、ローカル／リモート・コアからの無効化、および同様のものを含むがこれらに限定されない、いくつかの因子に基づくことが可能である（これらの因子は、飽和メトリックと呼ばれてもよい）。最低利用率のキャッシュを選ぶための方法は、キャッシュ毎の活動を追跡するカウンタのグループ内の最小数として実施可能であり、または、時間ウィンドウ内で最後に使用されたキャッシュを決定するためのＬＲＵポリシとして実施可能である。本発明の１つまたは複数の実施形態では、キャッシュ・ラインが、キャッシュのクラスタ内のラテラル・キャッシュに最初に立ち退かされたとき、ＬＰビットは、１にセット可能であり、１は、キャッシュ・ラインが第１のキャッシュから、１次／第１の持続化のスコープに対応するキャッシュのクラスタ内のターゲット・キャッシュに立ち退かされたことを指示する。同じキャッシュ・ラインが、ターゲット・キャッシュから、次の永続化のスコープ内の新しいターゲット・キャッシュに立ち退かされたとき（すなわち、２次キャストアウト（ＳＣＯ））、ＬＰビットは、２にセットされることになる、などである。同じキャッシュ・ラインが、ターゲット・キャッシュから立ち退かされたとき、置換ポリシは、新しいキャッシュのクラスタ内で、同じキャッシュ利用率の決定を使用して、キャッシュ・ラインを書き込むための他のキャッシュのクラスタに目を向けることができる。新しいキャッシュのクラスタは、キャッシュがクラスタ／スコープとして仮想的に識別／定義される方式に応じて、同じドロワー２４０－０内または他のドロワー２４０－１、２４０－２、２４０－３内にあることが可能である。本発明の１つまたは複数の実施形態では、処理コア２０４によってキャッシュ・ラインがフェッチされた場合、キャッシュ・ラインは、フェッチ・コアのＬ２キャッシュに書き込まれ、ＬＰビットは、０にリセット可能である。本発明の１つまたは複数の実施形態では、ラテラル持続化および置換ポリシは、キャッシュのクラスタ２１４の間のキャッシュの立ち退き、およびメイン・メモリ２２０への立ち退きを管理するために、キャッシュ・コントローラ２１２を使用して実施可能である。キャッシュ・コントローラ２１２は、ドロワー２４０内でローカルなものであることが可能であり、または、キャッシュのクラスタ毎のインスタンス内の分散要素でもよい。

【0016】

本発明の１つまたは複数の実施形態では、置換ポリシはＣＰチップ２０２上のラテラル・キャッシュ２０８に対し優先的なものであり得る。ＣＰチップ２０２は、ＣＰチップ上に８つあるので、１つ以上の定義されたキャッシュのクラスタ２１４を有することができる。置換ポリシは、他のＣＰチップ２０２上にあってもよい他のＬ２キャッシュをサーチする前に、まず、ＣＰチップ２０２にローカルなＬ２キャッシュ２０８にキャッシュ・ラインを立ち退かせようとすることができる。例えば、第１のキャッシュ・クラスタ／１次スコープおよび第２のキャッシュ・クラスタ／２次スコープが第１のＣＰチップ上に存在し、第３のキャッシュ・クラスタ／３次スコープが第２のＣＰチップ上にある、３つのキャッシュ・クラスタ２１４を考える。置換ポリシは、キャッシュ・ラインを立ち退かせる予定のキャッシュを含む、第１のキャッシュ・クラスタ内のＬ２キャッシュの利用割合に注目することができる。これは、第１の持続化のスコープとして定義可能である。第１の持続化のスコープは、立ち退かせるキャッシュが存在する第１のキャッシュ・クラスタ内に注目する。第２の持続化のスコープは、立ち退かせるキャッシュがない、ＣＰチップ上にある任意の他のグループ（例えば、第２のキャッシュ・クラスタ）として定義可能であるが、全システムを含んでもよい。第３の持続化のスコープは、ドロワー内の他のＣＰチップ上のグループに注目することができる。キャッシュ・クラスタ２１４内の各Ｌ２キャッシュ２０８の利用率は、キャッシュの立ち退きを持続化させることになるターゲット・キャッシュを決定するために分析されることが可能である。１次クラスタ上のターゲット・キャッシュから同じキャッシュ・ラインをさらに立ち退かせる際、置換ポリシは、前の同じ利用分析を使用して、キャストアウトが持続化するようにキャッシュを２次クラスタから選ぼうとする。最後のスコープからのその後のキャストアウトの際、ラインは、変更された場合、メモリに書き込まれ、そうでない場合、単に捨てられるはずである。ターゲット・キャッシュ内に空の区画がない場合、持続化インストールが、ターゲット・ラテラル・キャッシュにおけるキャストアウト（カスケード・キャストアウト）を引き起こすことがあり、カスケード・キャストアウトは、次のスコープにおいて空の区画が利用可能になるか、キャストアウトのチェーンが最後の持続化のスコープに達するまで、後続のスコープ内の持続化のために送られる。プロセッサは、システム内の特定の利用閾値または競合の下で、カスケード・キャストアウト全てをメモリに迂回させることを決めることができる。特定のレベルのスコープ内のキャッシュの立ち退きを続けるべきかどうかを決定するために、いくつかの利用閾値が使用されることが可能である。例えば、第１のキャッシュ・クラスタ内のキャッシュの利用割合が第１の閾値より高い場合、置換ポリシは、キャッシュ・ラインを立ち退かせるために、同じＣＰチップ上の第２のキャッシュ・クラスタに注目する。第２のキャッシュ・クラスタ内のＬ２キャッシュの利用割合も第１の閾値の利用割合より高い場合、置換ポリシは、異なるＣＰチップ上の第３のキャッシュ・クラスタに注目する、などである。

【0017】

本発明の１つまたは複数の実施形態では、キャッシュ・コントローラ２１２によって実行される置換ポリシは、システム２００内のキャッシュ毎にカウンタ（「飽和カウンタ」）を維持することによって、立ち退かされたキャッシュ・ライン用のターゲット・キャッシュを決定することができる。カウンタは、システム２００内のキャッシュ２０８毎の飽和メトリックを追跡することができる。最初に、立ち退かされたキャッシュ・ラインのホーム・キャッシュ・クラスタ２１４内のターゲット・キャッシュをサーチすることによって、キャッシュ・ラインが持続されることが可能である。キャッシュ２０８毎のカウンタは、キャッシュの飽和メトリックを追跡するために使用可能である。この飽和メトリック（すなわち、利用率）は、キャッシュに取り付けられたコア／複数のコアからのキャッシュ内のインストールの数（フェッチ・ミス）、ラテラル・キャッシュ（ピア・キャッシュ）からのキャストアウトのインストールの数、等を含むことができ、カウンタは、インストール・イベント毎にインクリメントする。このカウンタは、キャッシュに取り付けられたコアと、キャッシュがピア・ラテラル・キャッシュから受けたキャストアウトとの組み合わされた活動についてのメトリックを提供する。キャッシュからのキャッシュの立ち退きの場合、キャッシュ・ラインは、最低飽和カウンタ値を有するラテラル・キャッシュ、または、（立ち退き時に）あまりビジーでないキャッシュがキャッシュ・ラインを受け入れるように、あまり活動的でないキャッシュのグループへの立ち退きまたはブロードキャストを行う第１のキャッシュより小さい飽和カウンタ値を有するラテラル・キャッシュ内に、持続化させるために送られる。

【0018】

本発明の１つまたは複数の実施形態では、置換ポリシは、立ち退かされたキャッシュ・ライン用のＬＰビット、およびラテラル・キャッシュの利用率に基づいて、キャッシュの立ち退き用のターゲット・キャッシュを決定する。ターゲット・キャッシュが決定されると、置換ポリシはさらに、ターゲット・キャッシュ内のどこにキャッシュ・ラインを置くべきかを決定するために利用される。図２は、本発明の１つまたは複数の実施形態による、例示的なターゲット・キャッシュのブロック図を描写している。例示的なターゲット・キャッシュ２００は、８つのキャッシュ・ラインを格納可能な８ウェイ・キャッシュである。例示的なキャッシュ２００は、キャッシュ２００内のキャッシュ・ラインを管理するために、適応性のある最も長い間使用されていない（ＬＲＵ）アルゴリズムを利用する。ＬＲＵは、キャッシュ２００に書き込む必要があるときはいつでも、最も長い間使用されていないキャッシュ・ラインを最初に棄てるキャッシュ置換アルゴリズムである。ＬＲＵアルゴリズムは、ＭＲＵ、Ｍｉｄ－ＬＲＵ、クオーター－ＬＲＵ、ＬＲＵ、および任意の部分的なインストール位置を間に含む複数のインストール位置をサポートする。さらに、ＬＰタグ・ビットは、任意のスコープからのピア・キャッシュによるラテラル・キャストアウトに対して、ローカル・プロセッサによって直接的にインストールされたラインを判別するために使用可能である。所与の一致クラスをスキャンすることは、キャッシュ２００に取り付けられたコア／複数のコアと、ラテラル・キャッシュから受けたキャストアウトとの間の活動分散のための基準を与える。インストール時に、ラテラル・キャッシュから持続されたキャストアウト全ては、ＬＲＵツリー内の部分的な配置を最初に得る。ローカル・プロセッサ・フェッチによってインストールされたライン全てが、ＭＲＵ配置を得るはずである。ラテラル・キャストアウトによってインストールされたラインのパーセンテージが、一致クラスの総容量の閾値を超えると、新たに持続されたエントリは、より大きな部分的／ＭＲＵ配置を得る。より大きい部分的および部分的配置は、ワークロードの要求に基づいて構成可能である。この適応性のあるＬＲＵ配置ポリシは、ローカル・プロセッサが活動的なときは、より多くのローカル・インストール、およびローカルに再び参照されるラインを、ならびに、ローカル・プロセッサが休止状態にあるときは、より多くの持続されるエントリを含めるように、キャッシュのスペースを動的に確保する。例えば、キャッシュ内の持続されるエントリの最小容量閾値が５０％にセットされた場合、持続されるエントリは、一致クラス内の持続されるエントリの数（現在のインストール１０２を含む）が一致クラス容量の５０％未満になるまで、部分的配置を得るはずである。その後、これらは、より大きな部分的／ＭＲＵ配置を得る。例示された例では、閾値が７５％にセットされた場合、現在のインストール・キャッシュ・ライン１０２は、持続されるインストール（ＬＰが０より大きい）であり、持続される総インストールは、４である。したがって、ライン１０２は、依然として、部分的ＭＲＵ配置を得るはずである。持続されるインストールが６になると、持続されるインストールになろうとするものは、ＭＲＵ配置を得るはずである。

【0019】

本発明の１つまたは複数の実施形態では、ターゲット・キャッシュの決定された利用割合は、キャッシュ・ラインがどのようにインストールされるか、およびピア・キャッシュ・ラインがターゲット・キャッシュ内にどれだけ多くインストール可能であるかに影響する可能性がある。例えば、ターゲット・キャッシュの利用割合が非常に低い（例えば、予め定義された閾値より低い）場合、ターゲット・キャッシュは、全てではないが、ほとんどのラテラル・キャッシュ・ラインをターゲット・キャッシュ内にインストールすることができる。ピア・キャッシュ・ラインがどれだけ多くインストール可能であるかに影響する複数の閾値利用割合が定義されることが可能である。キャッシュ・ラインの数は、利用可能なメモリのパーセンテージ（キャッシュ・メモリの５０％、７５％等）または数字で定義可能である。

【0020】

本発明の１つまたは複数の実施形態では、キャッシュ・クラスタ２１４は、例えば、ＣＰチップ２０２内のいくつかのキャッシュを選択すること、ドロワー２４０内のいくつかのキャッシュを選択すること、またはドロワー２４０にまたがっていくつかのキャッシュを選択すること、あるいはその組合せなど、様々な手段を使用して定義可能である。システム内のキャッシュ・クラスタを定義することは、データ・ソーシング・レイテンシを実行するようなピア・キャッシュの位置、ワークロード・ディスパッチ・パターン、または、ＯＳ／ソフトウェア指令ヒント、あるいはその組合せに基づいて実施可能である。スコープ／キャッシュ・クラスタは、ハイパーバイザ・ヒント、ならびに／または、キャッシュに取り付けられた、および／もしくは上述の指令を含む、プロセッサ・タイプに基づいて、経時的に変更可能である。さらに、全てのクラスタが、同じ数のＬ２キャッシュを有するわけではない。

【0021】

図３は、本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法３００の流れ図を描写している。方法３００の少なくとも一部分は、例えば、図６に示されたプロセッサ６０１によって、実行可能である。方法３００は、ブロック３０２に示されているように、対称型マルチプロセッシング（ＳＭＰ）システム内の複数のキャッシュのためのスコープまたはクラスタあるいはその両方を定義することを含む。これは、いくつかのプロセッサ・ユニットを含むデータ処理システムを有することを含み、各プロセッサ・ユニットは、相互接続ファブリックによって一緒に連結された、関連付けられた高および低レベル・キャッシュ（Ｌ２）を有するプロセッサを含む。キャッシュ内のデータは、いくつかのキャッシュ・ラインを含む一致クラスに配置され、これらの一致クラスは、どのエントリを立ち退かせるべきかを決定するために使用されるクロノロジ・ベクトルをさらに含む。クロノロジ・ベクトル（エイジ・ビット）は、キャッシュ内のキャッシュ・ラインのエイジを追跡する。キャッシュのクラスタは、１次、２次、および３次と呼ばれる複数のスコープ・ドメインに配置され、これらは、無限数の一意のスコープに拡張可能である。キャッシュの立ち退きおよびキャッシュが立ち退かされると決定された場合、処理キャッシュは、エントリが、１次キャストアウト・スコープ（ＰＣＯ）もしくは２次キャストアウト・スコープ（ＳＣＯ）内のピア・キャッシュにラテラリ・キャストアウト（ＬＣＯ）されるべきか、３次キャストアウト（ＴＣＯ）としてメモリに書き戻されるべきかを決定する。ブロック３０４において、方法３００は、システム内のキャッシュの活動を追跡するための方法およびメトリックの両方を定義することを含む。どのキャッシュ・ラインを立ち退かせるべきかを決定すると、処理キャッシュは、エントリが、１次キャストアウト・スコープ（ＰＣＯ）もしくは２次キャストアウト・スコープ（ＳＣＯ）内のピア・キャッシュにラテラリ・キャストアウト（ＬＣＯ）されるべきか、３次キャストアウト（ＴＣＯ）としてメモリに書き戻されるべきかを決定する。ターゲット・スコープのそれぞれの中で、プロセッサ・ミスによって定義されるような、各キャッシュへのインストールの数を追跡する飽和カウンタを使用して、キャッシュの活動が追跡される。ブロック３０６において、方法３００は、一致クラス内の持続されるエントリ容量の閾値を定義することを含む。所与のキャッシュに対してインストールされたキャッシュ・ラインは、例えば、別のキャッシュからのラテラル・キャストアウトに対するローカル・プロセッサ・フェッチなど、様々なリクエスタ・タイプによって、追跡可能である。キャッシュ・ラインのインストール位置は、ラテラル・キャストアウトに対するプロセッサ・フェッチによってインストールされたラインのパーセンテージに基づくことが可能である。ラテラル・キャストアウト上のキャッシュにキャッシュ・ラインがインストールされたとき、キャッシュ・ラインは、非ＭＲＵ（最も新しく使用された）位置に最初に配置される。ラテラル・キャストアウトによってインストールされたキャッシュ・ラインのパーセンテージが、一致クラスの総容量の予め定義された閾値を超えると、持続されるキャッシュ・エントリは、より大きい部分的／ＭＲＵ配置を得る。ブロック３０８において、方法３００は、キャッシュ・ライン用の現在の持続化のスコープを追跡するラテラル持続化ビットを有するキャッシュ・ライン（ＬＣＯ）を立ち退かせたいというリクエストを受け取ることを含む。キャッシュ・ラインの現在のスコープは、ラテラル持続化タグ・ビットを使用して決定され、ラテラル持続化タグ・ビットは、ラインがプロセッサによってインストールまたは再び参照されたときにゼロにセットされ、ラインが現在のキャッシュから立ち退かされ、次のスコープにおけるキャッシュのいずれかにおいて持続されるたびにインクリメントされる。

【0022】

本発明の１つまたは複数の実施形態では、方法３００は、ブロック３１０において、ＬＣＯを書き込むためのターゲット・キャッシュを決定することを含み、ターゲット・キャッシュは、現在のスコープより高い持続化のスコープの中にある。現在のスコープは、プロセッサ・ミスによって定義されるような、各キャッシュへのインストールの数を追跡するカウンタを使用して、キャッシュの活動に基づいて決定され、最も活動的でないキャッシュが、キャストアウトを持続するためのターゲットとして選ばれる。キャストアウトは、あまり活動的でないキャッシュのグループに送られることが可能である。カウンタは、（ローカル／リモート・コアからのローカルな立ち退きおよび／または無効化、ならびに／あるいは、ピア・キャッシュの立ち退きによって定義されるような）ローカルもしくはリモートまたはその両方のコアからの無効化の数、ラテラル・キャストアウト・インストールの数、ならびに総キャストアウトの数を追跡する。カウンタは、例えば、ＬＲＵツリー・アルゴリズムとして、実行可能である。本発明の１つまたは複数の実施形態では、方法３００は、インストールのための空の区画がターゲット・キャッシュにないかどうかを決定すること、および次いで、ＬＣＯインストールのための空間を作るためのカスケード・キャストアウト方法を決定することを含む、判定ブロック３１２を含む。つまり、立ち退かされたエントリが持続化のために送られることは、空の区画がない場合、ターゲット・ラテラル・キャッシュにおけるキャストアウトを引き起こすことがある。この場合、次のスコープにおいて空の区画が利用可能になるまで、または、キャストアウトのチェーンが、最後の持続化のスコープに達するまで、あるいはその両方まで、後続のグループにおける持続化のためにカスケード・キャストアウトが送られる。この場合、システムが競合／ビジー状態であると置換アルゴリズムが決定した場合、カスケード・キャストアウトは、メイン・メモリに迂回される。カスケードの有無に関わらずターゲット・キャッシュが決定され、キャッシュ・ラインがメモリに書き込まれない状態では、方法３００は、ブロック３１４に示されているように、ＬＣＯをターゲット・キャッシュに書き込み、ＬＰタグ・ビットをターゲット・キャッシュのスコープにセットすることを含む。また、ブロック３１６おいて、方法３００は、持続されるエントリの数にわたってターゲット・キャッシュの一致クラスをスキャンし、閾値に基づいて、それぞれの部分的な／より大きい部分的なＭＲＵ位置におけるターゲット・キャッシュ内にＬＣＯを配置することを含む。クロノロジ・ベクトルは、ＭＲＵ、Ｍｉｄ－ＬＲＵ、ＬＲＵ、および任意の部分的なインストール位置を間に含む複数のインストール位置をサポートする、キャッシュ置換アルゴリズムを含む。ラテラル・キャストアウトにインストールされたラインのパーセンテージが一致クラスの容量の閾値を超えると、持続されるエントリは、より大きい部分的／ＭＲＵ配置を得る。

【0023】

追加のプロセスがさらに含まれてもよい。図３に描写されたプロセスが例を表していること、および、本開示の範囲から逸脱することなく、他のプロセスが追加されてもよく、または、既存のプロセスが、除去、修正、もしくは再配置されてもよいことを理解されたい。

【0024】

図４は、本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法４００の流れ図を描写している。方法４００の少なくとも一部分は、例えば、図６に示されたプロセッサ６０１によって、実行可能である。方法４００は、ブロック４０２に示されているように、複数のキャッシュを有する１つまたは複数のプロセッサ・ユニットを定義することを含み、各プロセッサ・ユニットが、複数のキャッシュからの少なくとも１つのキャッシュを有するプロセッサを備え、１つまたは複数のプロセッサ・ユニットのそれぞれが、相互接続ファブリックによって一緒に連結される。ブロック４０４において、方法４００は、複数のキャッシュのそれぞれに対して、複数のキャッシュ・ラインを１つまたは複数の一致クラスに配置することを含み、１つまたは複数の一致クラスにおける各一致クラスが、クロノロジ・ベクトルを含む。次いで、方法４００は、ブロック４０６に示したように、複数のスコープ・ドメインに基づいて、複数のキャッシュにおける各キャッシュをキャッシュのクラスタに配置することを含む。さらに、ブロック４０８において、方法４００は、第１のキャッシュ・ラインのクロノロジ・ベクトルに基づいて、立ち退かせることになる第１のキャッシュ・ラインを決定することを含む。また、ブロック４１０において、方法４００は、第１のキャッシュ・ラインのスコープ、およびターゲット・キャッシュに関連付けられた飽和メトリックに基づいて、第１のキャッシュ・ラインをインストールするためのターゲット・キャッシュを決定することを含み、第１のキャッシュ・ラインのスコープが、ラテラル持続化タグ・ビットに基づいて決定される。

【0025】

追加のプロセスがさらに含まれてもよい。図４に描写されたプロセスが例を表していること、および、本開示の範囲から逸脱することなく、他のプロセスが追加されてもよく、または、既存のプロセスが、除去、修正、もしくは再配置されてもよいことを理解されたい。

【0026】

図５は、本発明の１つまたは複数の実施形態による、ラテラル・キャッシュ持続化のための方法５００の流れ図を描写している。方法５００の少なくとも一部分は、例えば、図６に示されたプロセッサ６０１によって、実行可能である。方法５００は、ブロック５０２に示されているように、処理ドロワー内の複数のマイクロプロセッサ・チップにおける第１のマイクロプロセッサ・チップ上の第１のキャッシュから、第１のキャッシュ・ラインを立ち退かせたいというリクエストを受け取ることを含み、第１のキャッシュ・ラインが、第１のキャッシュ・ライン用のスコープを追跡するラテラル持続化ビットの第１のセットを有する。ブロック５０４において、方法５００は、第１のキャッシュ・ラインのスコープを決定することを含む。さらに、方法５００は、ブロック５０６において、飽和メトリックを有するターゲット・キャッシュを識別することを含み、ターゲット・キャッシュが、第１のキャッシュ・ラインのスコープより高いスコープを有する。また、ブロック５０８において、方法５００は、ターゲット・キャッシュの飽和メトリック、および第１のキャッシュ・ラインのスコープに基づいて、第１のキャッシュ・ラインのためのアクションを決定することを含む。

【0027】

追加のプロセスがさらに含まれてもよい。図５に描写されたプロセスが例を表していること、および、本開示の範囲から逸脱することなく、他のプロセスが追加されてもよく、または、既存のプロセスが、除去、修正、もしくは再配置されてもよいことを理解されたい。

【0028】

ここで図６に移ると実施形態によるコンピュータ・システム６００が全体的に示されている。コンピュータ・システム６００は、本明細書に記載のような、様々な通信技術を利用した、任意の数のコンピューティング・デバイスおよびネットワーク、ならびにその組合せを備える、または採用する、あるいはその両方の、電子的なコンピュータ・フレームワークであることが可能である。コンピュータ・システム６００は、容易に拡大縮小可能であること、拡張可能であること、およびモジュール方式であることが可能であり、異なるサービスに変更すること、または他とは無関係のいくつかの特徴を再構成することができる。コンピュータ・システム６００は、例えば、サーバ、デスクトップ・コンピュータ、ラップトップ・コンピュータ、タブレット・コンピュータ、またはスマートフォンでもよい。一部の例では、コンピュータ・システム６００は、クラウド・コンピューティング・ノードでもよい。コンピュータ・システム６００は、コンピュータ・システムによって実行される、プログラム・モジュールなど、コンピュータ・システム実行可能命令の一般的な文脈で説明されてもよい。一般に、プログラム・モジュールは、特定のタスクを実施するか、特定の抽象データ型を実行する、ルーチン、プログラム、オブジェクト、コンポーネント、ロジック、データ構造などを含んでもよい。コンピュータ・システム６００は、通信ネットワークを通じてリンクされたリモート処理デバイスによってタスクが実施される分散型クラウド・コンピューティング環境で実践されてもよい。分散型クラウド・コンピューティング環境では、プログラム・モジュールは、メモリ・ストレージ・デバイスを含むローカルおよびリモート両方のコンピュータ・システム・ストレージ媒体に置かれてもよい。

【0029】

図６に示されているように、コンピュータ・システム６００には、１つまたは複数の中央処理ユニット（ＣＰＵ：central processing unit）６０１ａ、６０１ｂ、６０１ｃ等（まとめてまたは全体的にプロセッサ６０１と呼ばれる）がある。プロセッサ６０１は、シングルコア・プロセッサ、マルチコア・プロセッサ、コンピューティング・クラスタ、または任意の数の他の構成であることが可能である。プロセッサ６０１は、処理回路とも呼ばれ、システム・バス６０２を介してシステム・メモリ６０３および様々な他の構成要素に連結される。システム・メモリ６０３は、リード・オンリ・メモリ（ＲＯＭ：read only memory）６０４およびランダム・アクセス・メモリ（ＲＡＭ：random access memory）６０５を含むことができる。ＲＯＭ６０４は、システム・バス６０２に連結され、コンピュータ・システム６００の特定の基本機能を制御する、基本入出力システム（ＢＩＯＳ）のようなその後続種を有してもよい。ＲＡＭは、プロセッサ６０１による使用のためにシステム・バス６０２に連結されたリード・ライト・メモリである。システム・メモリ６０３は、動作中に前記命令の動作のための一時的なメモリ空間を提供する。システム・メモリ６０３は、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ、フラッシュ・メモリ、または任意の他の適切なメモリ・システムを含むことができる。

【0030】

コンピュータ・システム６００は、システム・バス６０２に連結された入出力（Ｉ／Ｏ）アダプタ６０６および通信アダプタ６０７を備える。Ｉ／Ｏアダプタ６０６は、ハードディスク６０８、または任意の他の類似の構成要素、あるいはその両方と通信するスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）アダプタでもよい。Ｉ／Ｏアダプタ６０６およびハードディスク６０８は、本明細書ではまとめて、マス・ストレージ６１０と呼ばれる。

【0031】

コンピュータ・システム６００で実行するためのソフトウェア６１１は、マス・ストレージ６１０に格納されてもよい。マス・ストレージ６１０は、プロセッサ６０１によって可読の有形ストレージ媒体の例であり、ソフトウェア６１１は、様々な図を参照しながら本明細書で後述されるように、コンピュータ・システム６００を動作させるためのプロセッサ６０１による実行用の命令として格納される。コンピュータ・プログラム製品の例、およびこのような命令の実行は、本明細書でより詳細に論じられる。通信アダプタ６０７は、システム・バス６０２をネットワーク６１２と相互接続し、ネットワーク６１２は外部ネットワークでもよく、コンピュータ・システム６００が他のこのようなシステムと通信することを可能にする。１つの実施形態では、システム・メモリ６０３およびマス・ストレージ６１０の一部分が、図６に示されている様々な構成要素の機能を協調させるためのオペレーティング・システムをまとめて格納し、オペレーティング・システムは、IBM Corporationのｚ／ＯＳまたはＡＩＸオペレーティング・システムなど、任意の適切なオペレーティング・システムでもよい。ＡＩＸおよびｚ／ＯＳはIBM Corporationの商標です。

【0032】

追加の入出力デバイスが、ディスプレイ・アダプタ６１５およびインターフェース・アダプタ６１６を介してシステム・バス６０２に接続されているように示されている。１つの実施形態では、アダプタ６０６、６０７、６１５、および６１６は、中間のバス・ブリッジ（図示せず）を介してシステム・バス６０２に接続された１つまたは複数のＩ／Ｏバスに接続されてもよい。ディスプレイ６１９（例えば、スクリーンまたはディスプレイ・モニタ）は、ディスプレイ・アダプタ６１５によってシステム・バス６０２に接続され、ディスプレイ・アダプタ６１５は、グラフィックス負荷の大きなアプリケーションの性能を改善するためのグラフィックス・コントローラ、およびビデオ・コントローラを含んでもよい。キーボード６２１、マウス６２２、スピーカ６２３等は、インターフェース・アダプタ６１６を介してシステム・バス６０２に相互接続可能であり、インターフェース・アダプタ６１６は、例えば、複数のデバイス・アダプタを単一の集積回路に統合したスーパーＩ／Ｏチップを含んでもよい。ハードディスク・コントローラ、ネットワーク・アダプタ、およびグラフィックス・アダプタなどの周辺デバイスを接続するのに適切なＩ／Ｏバスは、典型的には、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）などの、共通プロトコルを含む。したがって、図６に構成されたように、コンピュータ・システム６００は、プロセッサ６０１の形の処理能力と、システム・メモリ６０３およびマス・ストレージ６１０を含むストレージ能力と、キーボード６２１およびマウス６２２などの入力手段と、スピーカ６２３およびディスプレイ６１９を含む出力能力とを含む。

【0033】

一部の実施形態では、通信アダプタ６０７は、特にインターネット・スモール・コンピュータ・システム・インターフェースなどの、任意の適切なインターフェースまたはプロトコルを使用してデータを伝送することができる。ネットワーク６１２は、特にセルラー・ネットワーク、無線ネットワーク、ワイド・エリア・ネットワーク（ＷＡＮ）、ローカル・エリア・ネットワーク（ＬＡＮ）、またはインターネットでもよい。外部コンピューティング・デバイスが、ネットワーク６１２を通じてコンピュータ・システム６００に接続してもよい。一部の例では、外部コンピューティング・デバイスは、外部ウェブサーバまたはクラウド・コンピューティング・ノードでもよい。

【0034】

図６のブロック図は、コンピュータ・システム６００が、図６に示されている構成要素の全てを含むべきであることを指示することを意図するものではないことを理解されたい。むしろ、コンピュータ・システム６００は、図６に例示されていない任意の適切なより少ないまたは追加の構成要素（例えば、追加のメモリ構成要素、組み込み型コントローラ、モジュール、追加のネットワーク・インターフェース等）を含むことができる。さらに、コンピュータ・システム６００に関する本明細書に記載の実施形態は、任意の適切なロジックで実行されてもよく、本明細書で呼ばれるようなロジックは、様々な実施形態における、任意の適切なハードウェア（例えば、特にプロセッサ、組み込み型コントローラ、もしくは特定用途向け集積回路）、ソフトウェア（例えば、特にアプリケーション）、ファームウェア、または、ハードウェア、ソフトウェア、およびファームウェアの任意の適切な組合せを含むことができる。

【0035】

本発明の様々な実施形態は、関連する図面を参照しながら本明細書で説明される。本発明の代替実施形態は、本発明の範囲から逸脱することなく考案されることが可能である。以下の説明および図面において、要素の間の様々な接続および位置関係（例えば、上、下、隣、等）が説明される。これらの接続または位置関係あるいはその両方は、別途指定のない限り、直接的または間接的であることが可能であり、本発明は、この点に関して、限定することを意図するものではない。したがって、エンティティの連結は、直接的または間接的連結を指すことができ、エンティティ間の位置関係は、直接的または間接的位置関係であることが可能である。その上、本明細書に記載の様々なタスクおよびプロセスのステップは、本明細書で詳細に記載されていない追加のステップまたは機能を有する、より包括的な手順またはプロセスに組み込まれることが可能である。

【0036】

本明細書に記載の方法のうちの１つまたは複数は、データ信号に基づいて論理機能を実行するための論理ゲートを有する個別の論理回路、適切な組合せ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラム可能ゲート・アレイ（ＰＧＡ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等、当技術分野でそれぞれよく知られている任意の技術または技術の組合せで、実行可能である。

【0037】

簡潔さのために、本発明の態様の実施および使用に関係のある従来の技術は、本明細書で詳細に説明されることもされないこともある。特に、本明細書に記載の様々な技術的特徴を実施するためのコンピューティング・システムおよび特定のコンピュータ・プログラムの様々な態様が、よく知られている。したがって、簡潔さのために、多くの従来の実装形態の詳細は、本明細書では簡潔に言及されるだけであるか、あるいは、よく知られたシステムもしくはプロセスまたはその両方の詳細を提供することなく全面的に省略される。

【0038】

一部の実施形態では、様々な機能または行為は、所与のロケーションで、または、１つもしくは複数の装置もしくはシステムの動作と共に、あるいはその両方で、実施可能である。一部の実施形態では、所与の機能または行為の一部は、第１のデバイスまたはロケーションにおいて実施可能であり、残りの機能または行為は、１つまたは複数の追加のデバイスまたはロケーションにおいて実施可能である。

【0039】

本明細書で使用される専門用語は、特定の実施形態を説明するためのものにすぎず、限定することを意図するものではない。本明細書で使用されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、別途文脈が明白に指示しない限り、複数形も同様に含むことを意図している。用語「備える（comprises）」または「備える（comprising）」あるいはその両方は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素構成要素、またはそのグループ、あるいはその組合せの存在または追加を排除しないことがさらに理解されよう。

【0040】

下記の特許請求の範囲における全ての手段またはステップおよび機能要素の対応する構造、材料、行為、および同等物は、具体的に特許請求されるような他の請求要素と組み合わせて機能を実施するためのいずれかの構造、材料、または行為を含むことを意図している。本開示は、例示および説明のために提示されてきたが、網羅的であること、または開示の形式に限定されることを意図するものではない。本開示の範囲および思想から逸脱しない多くの変更形態および変形形態が当業者には明らかであろう。実施形態は、本開示の原理および実用的な用途を最も良く説明するために、および、想定される特定の使用に適するような様々な修正を伴う様々な実施形態についての開示を、他の当業者が理解できるようにするために、選ばれ、記載された。

【0041】

本明細書で描写された図は例示である。本開示の範囲から逸脱しない、記載された図またはステップ（もしくは動作）に対する多くの変形形態が存在する可能性がある。例えば、アクションは、異なる順序で実施可能であるか、またはアクションは、追加、削除、もしくは修正可能である。また、用語「連結される」は、２つの要素間の信号経路を有することを表し、介在要素／接続が間にない要素間の直接接続を示唆していない。これらの変形形態の全ては、本開示の一部であるとみなされる。

【0042】

以下の定義および省略形は、特許請求の範囲および本明細書の解釈のために使用されることになる。本明細書で使用されるように、用語「備える（comprises）」、「備える（comprising）」、「含む（includes）」、「含む（including）」、「有する（has）」、「有する（having）」、「収める（contains）」、もしくは「収める（containing）」、またはこれらの他の任意の変形形態は、非排他的な包含を含めることを意図している。例えば、要素のリストを含む構造、混合、プロセス、方法、項目、または装置は、必ずしもこれらの要素にだけ限定されるのではなく、明確に列挙されていない、またはこのような構成物、混合、プロセス、方法、項目、もしくは装置に内在しない他の要素を含むことができる。

【0043】

追加として、用語「例示的」は、「例、事例、または例示として機能すること」を意味するために本明細書で使用される。「例示的」として本明細書で説明される任意の実施形態またはデザインは、他の実施形態またはデザインより好ましいまたは有利なものとして必ずしも解釈されるべきではない。用語「少なくとも１つ」および「１つまたは複数」は、１以上の任意の整数、すなわち１、２、３、４等を含むものと理解されている。用語「複数」は、２以上の任意の整数、すなわち２、３、４、５等を含むものと理解されている。用語「接続」は、間接的「接続」および直接的「接続」両方を含むことができる。

【0044】

用語「約（about）」、「実質的に（substantially）」、「およそ（approximately）」、およびこれらの変形形態は、本出願を提出したときに利用可能な機器に基づく特定の量の測定値に関連付けられたある程度の誤差を含むことを意図している。例えば、「約（about）」は、±８％もしくは５％の範囲、または所与の値の２％を含むことができる。

【0045】

本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、またはコンピュータ・プログラム製品、あるいはその組合せでもよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読ストレージ媒体（または複数の媒体）を含んでもよい。

【0046】

コンピュータ可読ストレージ媒体は、命令実行デバイスによる使用のための命令を保持および格納可能な有形デバイスであることが可能である。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述の任意の適切な組合せでもよいがこれらに限定されない。コンピュータ可読ストレージ媒体のより具体的な例の完全に網羅されていないリストは、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリ・メモリ（ＲＯＭ）、消去可能プログラマブル・リード・オンリ・メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・オンリ・メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、命令を記録したパンチ・カードまたは溝内隆起構造などの機械的にエンコードされたデバイス、および前述の任意の適切な組合せを含む。本明細書で使用されるようなコンピュータ可読ストレージ媒体は、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の伝送媒体を通じて伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて伝送される電気信号など、本質的に一時的な信号であると解釈されるべきではない。

【0047】

本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、あるいは、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくはワイヤレス・ネットワーク、またはその組合せといったネットワークを介して外部コンピュータまたは外部ストレージ・デバイスに、ダウンロード可能である。ネットワークは、銅伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを備えてもよい。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、コンピュータ可読プログラム命令をネットワークから受け取り、それぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に格納するためにコンピュータ可読プログラム命令を転送する。

【0048】

本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、もしくは同様のものなどのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む１つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードでもよい。コンピュータ可読プログラム命令は、全面的にユーザのコンピュータ上で、または、部分的にユーザのコンピュータ上で、スタンド・アロンのソフトウェア・パッケージとして、あるいは、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、または全面的にリモート・コンピュータもしくはサーバ上で実行してもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されてもよく、または接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを通じて）外部コンピュータに対して行われてもよい。一部の実施形態では、プログラム可能論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別化することによって、コンピュータ可読プログラム命令を実行してもよい。

【0049】

本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照しながら本明細書で説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実行可能であることが理解されよう。

【0050】

これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実行するための手段を作り出すべく、機械を生み出すために汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてもよい。これらのコンピュータ可読プログラム命令はまた、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為の態様を実行する命令を含む製品を、命令を格納したコンピュータ可読ストレージ媒体が備えるべく、コンピュータ可読ストレージ媒体に格納されてもよく、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せに特定の様式で機能するように指図可能である。

【0051】

コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックで指定された機能／行為を実行するべく、コンピュータ実行処理を生み出すために、コンピュータ、他のプログラム可能装置、または他のデバイスで一連の動作ステップを実施するために、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードされてもよい。

【0052】

図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。この点に関して、フローチャートまたはブロック図の中の各ブロックは、指定の論理機能を実施するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または一部を表してもよい。一部の代替実装形態では、ブロックに記された機能は、図に記された順序とは無関係に行われてもよい。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、ときには、含まれる機能に応じて逆の順序で実行されてもよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、および、ブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定の機能もしくは行為を行うか、または、専用ハードウェアとコンピュータ命令との組合せを実行する、専用ハードウェア・ベースのシステムによって実行可能であることにも留意されたい。

【0053】

本発明の様々な実施形態の説明は、例示のために提示されてきたが、網羅的であること、または、開示された実施形態に限定されることを意図するものではない。説明された実施形態の範囲から逸脱することなく、多くの変更形態および変形形態が当業者には明らかであろう。本明細書で使用される専門用語は、実施形態の原理、実用的用途、もしくは市場で見つかる技術に対する技術的改善を最もよく説明するように、または、本明細書に記載の実施形態を他の当業者が理解できるように、選ばれた。

【図1】