特表-18159290IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社村田製作所の特許一覧
<>
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000003
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000004
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000005
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000006
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000007
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000008
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000009
  • 再表WO2018159290-薄膜シールド層付き電子部品 図000010
< >
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2018年9月7日
【発行日】2019年12月12日
(54)【発明の名称】薄膜シールド層付き電子部品
(51)【国際特許分類】
   H01L 23/00 20060101AFI20191115BHJP
   H05K 9/00 20060101ALI20191115BHJP
   H05K 3/46 20060101ALI20191115BHJP
【FI】
   H01L23/00 C
   H05K9/00 H
   H05K9/00 Q
   H05K3/46 Q
【審査請求】有
【予備審査請求】未請求
【全頁数】25
【出願番号】特願2019-502859(P2019-502859)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2018年2月14日
(31)【優先権主張番号】特願2017-35703(P2017-35703)
(32)【優先日】2017年2月28日
(33)【優先権主張国】JP
(31)【優先権主張番号】特願2017-228617(P2017-228617)
(32)【優先日】2017年11月29日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110000970
【氏名又は名称】特許業務法人 楓国際特許事務所
(72)【発明者】
【氏名】矢▲崎▼ 浩和
(72)【発明者】
【氏名】米森 啓人
【テーマコード(参考)】
5E316
5E321
【Fターム(参考)】
5E316AA12
5E316AA15
5E316BB04
5E316BB11
5E316CC04
5E316CC09
5E316CC32
5E316DD02
5E316DD12
5E316DD17
5E316EE01
5E316HH04
5E316JJ12
5E321AA17
5E321AA22
5E321BB23
5E321BB25
5E321BB32
5E321BB53
5E321GG05
5E321GG07
(57)【要約】
電子部品からの低周波ノイズの輻射を効果的に抑制する構成を提供する。薄膜シールド層付き電子部品(10)は、配線基板(20)と、配線基板(20)の第1主面(201)に搭載された表面実装部品(51、52)と、金属薄膜シールド層(70)と、磁性金属薄膜シールド層(80)を備える。金属薄膜シールド層(70)は、非磁性金属材料の薄膜プロセスによって、表面実装部品(51、52)の天面側と側面側との全体を覆っている。また、金属薄膜シールド層(70)は、天面部と側面部を有する。磁性金属薄膜シールド層(80)は、金属薄膜シールド層(70)の天面部と側面部が連接するエッジ部(700)の全体を含む天面部と側面部とを、磁性金属材料の薄膜プロセスによって覆っている。
【特許請求の範囲】
【請求項1】
配線基板と、
前記配線基板の第1主面に搭載された表面実装部品と、
非磁性金属材料の薄膜プロセスによって、前記表面実装部品の天面側と側面側との全体を覆い、天面部と側面部とを有する、金属薄膜シールド層と、
磁性金属材料の薄膜プロセスによって、前記金属薄膜シールド層の前記天面部と前記側面部が連接するエッジ部の全体を含み、前記天面部と前記側面部とを覆う、磁性金属薄膜シールド層と、
を備えた、
薄膜シールド層付き電子部品。
【請求項2】
前記表面実装部品を覆うように封止樹脂層が設けられており、
前記金属薄膜シールド層は、前記封止樹脂層の外側に設けられている、
請求項1に記載の薄膜シールド層付き電子部品。
【請求項3】
前記金属薄膜シールド層の前記天面部と前記側面部と、
前記磁性金属薄膜シールド層と、が当接して積層されている、
請求項1または請求項2に記載の薄膜シールド層付き電子部品。
【請求項4】
前記配線基板はグランド電極を備えており、
前記金属薄膜シールド層は前記グランド電極に接続されている、
請求項1乃至請求項3のいずれかに記載の薄膜シールド層付き電子部品。
【請求項5】
前記配線基板は磁性体層を含む磁性体基板である、
請求項1乃至請求項4のいずれかに記載の薄膜シールド層付き電子部品。
【請求項6】
前記表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられている、
請求項1乃至請求項5のいずれかに記載の薄膜シールド層付き電子部品。
【請求項7】
前記金属薄膜シールド層の前記天面部を平面視して、
前記金属薄膜シールド層は、少なくとも一つの前記表面実装部品と重なる部分に開口を有する、
請求項1乃至請求項6のいずれかに記載の薄膜シールド層付き電子部品。
【請求項8】
前記磁性金属薄膜シールド層は、複数の前記表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う、
請求項1乃至請求項7のいずれかに記載の薄膜シールド層付き電子部品。
【請求項9】
前記金属薄膜シールド層の前記エッジ部は曲率を有する、請求項1乃至請求項8のいずれかに記載の薄膜シールド層付き電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路基板、該回路基板に実装された表面実装部品、および、回路基板の表面を覆うシールド部材を備える電子部品に関する。
【背景技術】
【0002】
従来、電子機器には、各種の表面実装部品が基板に実装された電子部品が多く用いられている。例えば、特許文献1、2、3には、電子部品として電子回路パッケージが記載されている。
【0003】
特許文献1に記載の電子部品(モジュール)は、基板、表面実装部品、封止部、および、金属膜を備える。
【0004】
表面実装部品は、基板の表面に実装されている。封止部は、基板の表面を覆っている。金属膜は、封止部、基板の最表層を覆っている。
【0005】
特許文献2に記載の電子部品(電子回路パッケージ)は、基板、複数の表面実装部品、モールド樹脂、磁性膜、および、金属膜を備える。
【0006】
複数の表面実装部品は、基板の表面に実装されている。モールド樹脂は、基板の表面を覆っており、磁性膜は、モールド樹脂の少なくとも上面を覆っている。金属膜は、磁性膜およびモールド樹脂を覆っている。
【0007】
特許文献3に記載の電子部品(電子回路パッケージ)は、特許文献1に記載の電子部品と同様に、基板、複数の表面実装部品、モールド樹脂、および、モールド樹脂を覆う金属膜を備え、基本的な構造は、特許文献1に記載の電子部品と同様である。特許文献3に記載の電子部品では、さらに、金属膜におけるノイズの影響を受け易いICチップに近接する部分の表面に磁性膜が配置されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2011−77430号公報
【特許文献2】特許第5988003号明細書
【特許文献3】特許第5988004号明細書
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、特許文献1、2、3に記載の構成では、表面実装部品が発生するノイズを効果的に抑制できないことがある。
【0010】
具体的には、表面実装部品が発生するノイズは、高周波成分(高周波ノイズ)と低周波成分(低周波ノイズ)とを有する。このうち、低周波ノイズは、金属シールド層である金属膜で伝搬されやすい。
【0011】
特許文献1に記載の構成では、金属シールド層である金属膜が最表層に備えらえているため、該金属膜に到達した低周波ノイズは輻射される。特に、最表層の金属膜における電流が集中しやすいエッジ部から低周波ノイズが輻射される。
【0012】
特許文献2、3に記載の構成では、表面実装部品のグランド端子は、ベース回路基板のグランド導体に接続されている。したがって、表面実装部品のグランド端子と金属膜とは、ベース回路基板のグランド導体を介して接続されることがある。このため、表面実装部品で発生した低周波ノイズは、ベース回路基板のグランド導体を介して、金属膜に伝搬され、金属膜のエッジ部から外部に輻射されてしまう。特に、ベース回路基板のグランド導体に流れる低周波ノイズの振幅は大きい傾向にあり、このような振幅の大きな低周波ノイズが外部に輻射されてしまう。
【0013】
したがって、本発明の目的は、電子部品からの低周波ノイズの輻射を効果的に抑制する構成を提供することにある。
【課題を解決するための手段】
【0014】
この発明の薄膜シールド層付き電子部品は、配線基板と、配線基板の第1主面に搭載された表面実装部品と、金属薄膜シールド層と、磁性金属薄膜シールド層を備える。金属薄膜シールド層は、非磁性金属材料の薄膜プロセスによって、表面実装部品の天面側と側面側との全体を覆っている。また、金属薄膜シールド層は、天面部と側面部を有する。磁性金属薄膜シールド層は、金属薄膜シールド層の天面部と側面部が連接するエッジ部の全体を含み、天面部と側面部を、磁性金属材料の薄膜プロセスによって覆っている。
【0015】
この構成では、金属薄膜シールド層のエッジ部の全体が、磁性金属薄膜シールドによって覆われることによって、低周波ノイズが輻射しやすい箇所からの低周波ノイズの外部への輻射が抑制される。高周波ノイズの外部への輻射は、金属薄膜シールド層によって抑制される。
【0016】
また、この発明の薄膜シールド層付き電子部品は、表面実装部品を封止樹脂層が覆っており、金属薄膜シールド層は、封止樹脂層の外側に設けられていることが好ましい。
【0017】
この構成では、表面実装部品が封止樹脂層によって保護される。また、金属薄膜シールド層を容易に形成できる。
【0018】
また、この発明の薄膜シールド層付き電子部品は、次の構成であることが好ましい。金属薄膜シールド層の天面部と側面部と、磁性金属薄膜シールド層と、が当接している。
【0019】
この構成では、金属薄膜シールド層と磁性金属シールド層との密着性が向上し、信頼性が向上する。
【0020】
また、この発明の薄膜シールド層付き電子部品は、次の構成であることが好ましい。配線基板がグランド電極を備えており、金属薄膜シールド層が該グランド電極に接続されている。
【0021】
この構成では、高周波ノイズが金属薄膜シールド層からグランドへ効率的に導かれる。
【0022】
また、この発明の薄膜シールド層付き電子部品では、配線基板が磁性体層を含む磁性体基板であることが好ましい。
【0023】
この構成では、磁性金属シールド層と、磁性体基板とによって、閉磁路が形成され、低周波ノイズの輻射の抑制効果が向上する。
【0024】
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられている。
【0025】
この構成では、低周波ノイズの輻射の抑制効果がさらに向上する。
【0026】
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。金属薄膜シールド層の天面部を平面視して、金属薄膜シールド層は、少なくとも一つの表面実装部品と重なる部分に開口を有する。
【0027】
この構成では、低周波ノイズと高周波ノイズのそれぞれの周波数特性に合わせた構造となり、低周波ノイズ、高周波ノイズの輻射の抑制効果がさらに向上する。
【0028】
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。金属薄膜シールド層は、複数の表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う。
【0029】
この構成では、表面実装部品におけるモジュールの構成や電子部品の種類によって、最適なシールド効果を得ることができ、低周波ノイズ、高周波ノイズの輻射の抑制効果がさらに向上する。
【0030】
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。金属薄膜シールド層のエッジ部は、その一部に曲率を有する。
【0031】
この構成では、エッジ部に電流が集中することが緩和され、この部分からの輻射を抑制する構造となり、ノイズの輻射の抑制効果がさらに向上する。
【発明の効果】
【0032】
この発明によれば、電子部品からの低周波ノイズの輻射を効果的に抑制できる。
【図面の簡単な説明】
【0033】
図1】本発明の第1の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。
図2】本発明の第2の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。
図3】磁性金属とフェライトと磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。
図4】本発明の第3の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。
図5】本発明の第4の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。
図6】(A)、(B)は、本発明の第5の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。(C)は、本発明の第5の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。
図7】(A)は、本発明の第6の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。(B)は、本発明の第6の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。(C)は、本発明の第6の実施形態に係る薄膜シールド層付き電子部品の回路図である。
図8】(A)は、本発明の第7の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。(B)は、本発明の第7の実施形態に係る薄膜シールド層付き電子部品を平面視した概要図である。(C)は、本発明の第7の実施形態に係る薄膜シールド層付き電子部品の回路図である。
【発明を実施するための形態】
【0034】
(第1の実施形態)
本発明の第1の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図1は、本発明の第1の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図1では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
【0035】
図1に示すように、薄膜シールド層付き電子部品10は、配線基板20、表面実装部品51、52、封止樹脂層60、金属薄膜シールド層70、および、磁性金属薄膜シールド層80を備える。
【0036】
配線基板20は、互いに対向する第1主面201と第2主面202とを有する形状(例えば平板状)である。配線基板20は、第1主面201と、第2主面202とを連接させる側面を有している。配線基板20は例えばガラスエポキシ基板である。
【0037】
配線基板20には、導体パターン211および層間接続導体212が形成されている。導体パターン211は、厚み方向に直交する方向に延びる形状であり、層間接続導体212は、厚み方向に平行な方向に延びる形状である。なお、一部の導体パターン211は、配線基板20の側面に露出している。
【0038】
配線基板20の第1主面201には、部品用ランド導体411、412が形成されている。また、配線基板20の第2主面202には、グランド用端子導体301、外部接続用端子導体311が形成されている。
【0039】
部品用ランド導体411、412は、導体パターン211、層間接続導体212を介して、グランド用端子導体301、外部接続用端子導体311に所定の回路パターンで接続されている。これにより、配線基板20で構成する回路は実現される。
【0040】
表面実装部品51は、部品用ランド導体411に実装されており、表面実装部品52は、部品用ランド導体412に実装されている。すなわち、表面実装部品51、52は、配線基板20の第1主面201に実装されている。表面実装部品51は例えばICチップであり、表面実装部品52は例えばチップコンデンサである。
【0041】
封止樹脂層60は、表面実装部品51、52と第1主面201とを覆っている。封止樹脂層60の側面は、配線基板20の側面と面一である。封止樹脂層60は、エポキシ樹脂等で構成されている。アルミナ、シリカ等の非金属フィラーを含むことが好ましいが、磁性金属、非磁性金属のフィラーは含まない。
【0042】
金属薄膜シールド層70は、封止樹脂層60の天面、および、側面の全面を覆っている。言い換えれば、金属薄膜シールド層70は、封止樹脂層60の外側を覆っており、表面実装部品51、52の天面側と側面側の全体を覆っている。さらに、金属薄膜シールド層70は、厚み方向に沿って配線基板20の側面の途中位置までを覆っている。すなわち、金属薄膜シールド層70は、封止樹脂層60の側面の全面と配線基板20の側面の第1主面201側の領域までを覆っている。
【0043】
金属薄膜シールド層70は、スパッタリング等の薄膜プロセスによって形成されるため、密着性がよい。金属薄膜シールド層70は、SUS、Cu、SUSの順に、三層で形成されている。金属薄膜シールド層70の厚さは、3〜5μm以上であることが好ましい。
【0044】
金属薄膜シールド層70は、配線基板20の側面に露出した導体パターン211に接続している。これにより、金属薄膜シールド層70は、グランド用端子導体301に接続される。
【0045】
封止樹脂層60の天面と側面が連接したエッジ部には、角を丸めたアール面取りが形成されていることが好ましい。これによりエッジ部は、その一部に曲率を有する。封止樹脂層60のエッジ部がアール面取りされていることにより、スパッタリング等の薄膜プロセスによって形成される金属薄膜シールド層70の天面と側面が連接するエッジ部700にもアール面取りが形成される。よって、金属薄膜シールド層70のエッジ部700に電流が集中することが緩和され、この部分からの輻射を抑制できる。
【0046】
磁性金属薄膜シールド層80は、金属薄膜シールド層70のエッジ部700を含み、天面の全面と側面と、を覆っている。さらに、磁性金属薄膜シールド層80は配線基板20の側面を、厚み方向に途中位置までを覆っている。磁性金属薄膜シールド層80は、パーマロイ等のニッケル系の合金を材料としている。磁性金属薄膜シールド層80は、所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
【0047】
このような構成とすることによって、薄膜シールド層付き電子部品10は、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層70で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層80で抑制する。さらに、金属薄膜シールド層70のエッジ部700が磁性金属薄膜シールド層で覆われているので、低周波ノイズが金属薄膜シールド層70に伝搬され、輻射されやすいエッジ部700から輻射しても磁性金属薄膜シールド層80で抑制できる。
【0048】
また、金属薄膜シールド層70と、磁性金属薄膜シールド層80は薄膜であることから、薄膜シールド層付き電子部品10の厚みを小さくできる。また、金属薄膜シールド層70と、磁性金属薄膜シールド層80は薄膜であるため、密着性が高い。したがって、信頼性が向上する。さらに、金属フィラー入り樹脂層や磁性金属フィラー入り樹脂層のようなコンポジットタイプに比べて緻密な薄膜であるため、低周波ノイズの除去能を高めることができる。
【0049】
(第2の実施形態)
本発明の第2の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図2は、本発明の第2の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図2では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
【0050】
図2に示すように、第2の実施形態に係る薄膜シールド層付き電子部品は、第1の実施形態に係る薄膜シールド層付き電子部品10に対して、配線基板21、封止樹脂層61、金属薄膜シールド層71、磁性金属薄膜シールド層80A、磁性シールド層90A、および、金属シールド用ランド導体450の形状において異なる。薄膜シールド層付き電子部品10Aの他の構成は、薄膜シールド層付き電子部品10と同様であり、同様の箇所の説明は省略する。なお、配線基板21は例えば磁性体多層基板であり、例えばフェライトセラミック等のLTCC多層基板である。封止樹脂層61は、封止樹脂層60に対応し、金属薄膜シールド層71は金属薄膜シールド層70に対応する。
【0051】
配線基板21は、互いに対向する第1主面203と第2主面204とを有する形状(例えば平板状)である。配線基板21は、第1主面203と、第2主面204とを連接させる側面を有している。
【0052】
配線基板21には、導体パターン213および層間接続導体214が形成されている。導体パターン213は、厚み方向に直交する方向に延びる形状であり、層間接続導体214は、厚み方向に平行な方向に延びる形状である。
【0053】
配線基板21の第1主面203には、部品用ランド導体411、412、および、複数の金属シールド用ランド導体450が形成されている。また、配線基板21の第2主面202には、グランド用端子導体301、外部接続用端子導体311が形成されている。
【0054】
部品用ランド導体411、412は、導体パターン213、層間接続導体214を介して、グランド用端子導体301、外部接続用端子導体311に所定の回路パターンで接続されている。これにより、配線基板21で構成する回路は実現される。
【0055】
金属シールド用ランド導体450は、第1主面203に形成されている。部品用ランド導体411、412は、第1主面203を平面視して、複数の金属シールド用ランド導体450によって囲まれる領域内に形成されている。
【0056】
金属薄膜シールド層71は、封止樹脂層61の全面を覆っており、金属シールド用ランド導体450に接続されている。なお、金属シールド用ランド導体450は、図示しない薄膜シールド層付き電子部品10Aのグランドに接続している。このことにより、金属薄膜シールド層71に伝搬された高周波ノイズを薄膜シールド層付き電子部品10Aのグランドに効率的に導くことができる。
【0057】
封止樹脂層61の天面と側面が連接したエッジ部には、アール面取りが形成されていることが好ましい。これによりエッジ部は、その一部に曲率を有する。封止樹脂層61のエッジ部がアール面取りされていることにより、スパッタリング等の薄膜プロセスによって形成される金属薄膜シールド層71の天面と側面が連接するエッジ部710にもアール面取りが形成される。よって、金属薄膜シールド層71のエッジ部710に電流が集中することが緩和される。
【0058】
磁性シールド層90Aは、金属薄膜シールド層71、封止樹脂層61、および、配線基板21の第1主面203の全てを覆っている。磁性シールド層90Aは、配線基板21を平面視して、金属シールド用ランド導体450における金属薄膜シールド層71よりも外側に突出する部分も覆っている。磁性シールド層90Aは、磁性粉を含有した樹脂(磁性粉含有樹脂)を材料としている。
【0059】
磁性金属薄膜シールド層80Aは、磁性シールド層90A、金属薄膜シールド層71、封止樹脂層61、および、配線基板21の第1主面203を覆っている。磁性金属薄膜シールド層80Aは、パーマロイ等のニッケル系の合金を材料としている。所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
【0060】
このような構成とすることによって、薄膜シールド層付き電子部品10Aは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層71で抑制し、低周波ノイズが外部に輻射されることを磁性シールド層90A、磁性金属薄膜シールド層80Aで抑制する。さらに、金属薄膜シールド層71のエッジ部710が磁性シールド層90A、磁性金属薄膜シールド層80Aで覆われているので、低周波ノイズが金属薄膜シールド層70に伝搬され、輻射されやすいエッジ部710から輻射しても磁性シールド層90A、磁性金属薄膜シールド層80Aで抑制できる。
【0061】
また、金属薄膜シールド層71と、磁性金属薄膜シールド層80Aは薄膜であることから、電子部品としての薄膜シールド層付き電子部品10Aの厚みを小さくできる。なお、金属薄膜シールド層71と、磁性金属薄膜シールド層80Aは薄膜であるため、密着性が高い。これにより、信頼性が向上する。
【0062】
なお、上述したとおり、本発明の第2の実施形態において磁性シールド層90Aを、磁性粉を含有した樹脂(磁性粉含有樹脂)を用いた場合は、薄膜シールド層付き電子部品10Aを表面実装部品51、52に対して、閉磁にすることができる。
【0063】
図3は、磁性金属(パーマロイ)と磁性体粉含有樹脂との透磁率の周波数特性を示すグラフである。図3において、100MHzよりも低い周波数帯域が低周波領域であり、100MHzよりも高い周波数帯域が高周波領域である。この高周波領域と低周波領域との閾値は、100MHzに限るものではなく、数百MHz程度に設定され、例えば電源回路であれば、当該電源回路のスイッチングICのスイッチング周波数に基づいて設定されている。
【0064】
図3に示すように、磁性金属(パーマロイ)の透磁率は、極低周波、例えば10〜100Hzぐらいで、非常に高く、周波数が高くなるのにしたがって、比較的に低い周波数から低下する。一方、磁性体粉含有樹脂の透磁率は、周波数による変動が少ないが、極低周波領域と高周波領域の両方で略一定であり、低周波領域では、磁性金属の透磁率よりも低いが、100MHz近傍では磁性金属よりも高くなる。
【0065】
すなわち、磁性金属(パーマロイ)のみでは、低周波領域100MHzまでの全ての帯域で高い遮蔽率を実現することが容易ではないが、磁性粉含有樹脂で構成される磁性シールド層90Aを組み合わせることによって、広い周波数帯域で、低周波ノイズの遮蔽性能が高くなり、低周波ノイズの輻射を抑制することができる。
【0066】
また、薄膜シールド層付き電子部品10Aでは、磁性金属薄膜シールド層80Aが、磁性金属(パーマロイ)で形成されている。したがって、表面実装部品51、52から輻射された極低周波の低周波ノイズは、磁性金属薄膜シールド層80Aで効果的に遮蔽される。
【0067】
したがって、薄膜シールド層付き電子部品10Aは、ノイズの周波数に依存することなく、ノイズの外部への輻射を効果的に抑制できる。
【0068】
なお、磁性シールド層90Aは、非磁性体で構成されていても良い。このことにより、金属薄膜シールド層71が磁性体と接しないため、寄生インダクタンス成分を小さくすることができる。
【0069】
(第3の実施形態)
本発明の第3の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図4は、本発明の第3の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図3では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
【0070】
図4に示すように、第3の実施形態に係る薄膜シールド層付き電子部品10Bは、第1の実施形態に係る薄膜シールド層付き電子部品10に対して、磁性金属薄膜シールド層80Bの形状において異なる。薄膜シールド層付き電子部品10Bの他の構成は、薄膜シールド層付き電子部品10と同様であり、同様の箇所の説明は省略する。
【0071】
磁性金属薄膜シールド層80Bは、金属薄膜シールド層70の天面と側面が連接するエッジ部700を含み、金属薄膜シールド層70の天面と側面との全面、金属薄膜シールド層70の側面の端部である端面と、を覆っている。言い換えれば、磁性金属薄膜シールド層80Bは、金属薄膜シールド層70を完全に覆う形状である。
【0072】
このような構成とすることによって、薄膜シールド層付き電子部品10Bは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層70で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層80Bで抑制する。さらに、低周波ノイズが金属薄膜シールド層70に伝搬された場合でも、金属薄膜シールド層70が磁性金属薄膜シールド層80Bで完全に覆われているため、低周波ノイズの抑制効果をより高めることができる。
【0073】
(第4の実施形態)
本発明の第4の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図5は、本発明の第4の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図5では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
【0074】
図5に示すように、第4の実施形態に係る薄膜シールド層付き電子部品は、第2の実施形態に係る薄膜シールド層付き電子部品10Aに対して、磁性金属薄膜シールド層80C、磁性シールド層90Cの形状において異なる。すなわち、薄膜シールド層付き電子部品10Cは第2の実施形態に係る薄膜シールド層付き電子部品10Aにおける磁性金属薄膜シールド層80Aと磁性シールド層90Aの積層順を入れ替えた構造である。薄膜シールド層付き電子部品10Cの他の構成は、薄膜シールド層付き電子部品10Aと同様であり、同様の箇所の説明は省略する。
【0075】
磁性金属薄膜シールド層80Cは、金属薄膜シールド層71、封止樹脂層61、金属シールド用ランド導体450、および、配線基板21の第1主面203と、を覆っている。すなわち磁性金属薄膜シールド層80Cは、配線基板21を平面視して、金属シールド用ランド導体450における金属薄膜シールド層71よりも外側に突出する部分も覆っている。磁性金属薄膜シールド層80Cは、パーマロイ等のニッケル系の合金を材料としている。磁性金属薄膜シールド層80Cは、所望する低周波ノイズの遮蔽効果が得られる範囲で、できる限り薄い方が良い。
【0076】
磁性シールド層90Cは、磁性金属薄膜シールド層80C、金属薄膜シールド層71、封止樹脂層61、金属シールド用ランド導体450、および、配線基板21の第1主面203の全てを覆っている。磁性シールド層90Cは、磁性粉を含有した樹脂(磁性粉含有樹脂)を材料としている。
【0077】
このような構成とすることによって、薄膜シールド層付き電子部品10Cは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層71で抑制し、低周波ノイズが外部に輻射されることを磁性金属薄膜シールド層80C、磁性シールド層90Cで抑制する。さらに、金属薄膜シールド層71のエッジ部710が磁性金属薄膜シールド層80C、磁性シールド層90Cで覆われているので、低周波ノイズが金属薄膜シールド層71に伝搬し、輻射しやすいエッジ部710から輻射しても磁性金属薄膜シールド層80C、磁性シールド層90Cで抑制できる。
【0078】
このような構成とすることによって、第2の実施形態と同様の作用効果を得ることができる。また、金属薄膜シールド層71、磁性金属薄膜シールド層80Cは、ともに薄膜プロセスであるため、形成しやすく、密着性が高い。
【0079】
(第5の実施形態)
本発明の第5の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図6(A)は、本発明の第5の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図6(B)は、図6(A)の側面断面図の一部を拡大した図である。図6(C)は、薄膜シールド層付き電子部品10Dを第1主面201側から、すなわち、厚み方向から平面視した図である。
【0080】
なお、図6(A)、図6(B)、図6(C)では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図6(C)においては、構造を分かり易くするため、一部のハッチングを省略している。
【0081】
なお、本実施形態においては、表面実装部品51は、ICチップ等の低周波ノイズ、高周波ノイズを発生する電子部品であるとし、表面実装部品52は、閉磁路型コイル等の低周波ノイズを発生する電子部品であるとする。
【0082】
図6(A)、図6(B)に示すように、第5の実施形態に係る薄膜シールド層付き電子部品は、第1の実施形態に係る薄膜シールド層付き電子部品10に対して、金属薄膜シールド層70D、磁性金属薄膜シールド層80Dの形状において異なる。薄膜シールド層付き電子部品10Dの他の構成は、薄膜シールド層付き電子部品10と同様であり、同様の箇所の説明は省略する。
【0083】
図6(A)に示すように、金属薄膜シールド層70Dは、開口75を有する形状である。磁性金属薄膜シールド層80Dは、開口75を覆う形状である。
【0084】
図6(A)の側面断面図の一部を拡大した図6(B)に示すように、開口75は、金属薄膜シールド層70Dの表面実装部品52に対向する位置に形成されている。磁性金属薄膜シールド層80Dは、金属薄膜シールド層70Dの開口75を覆う、すなわち、開口75を埋めるように形成されており、表面実装部品52の第1主面201側(天面)には、磁性金属薄膜シールド層80Dのみが形成されている。
【0085】
また、図6(C)に示すように、開口75は、表面実装部品52の全面を覆う形状である。
【0086】
このような構成とすることによって、表面実装部品51から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層70D、磁性金属薄膜シールド層80Dによって抑制される。また、表面実装部品52から発生する低周波ノイズは、磁性金属薄膜シールド層80Dで抑制される。
【0087】
すなわち、表面実装部品51、52から発生する、低周波ノイズ、および、高周波ノイズをそれぞれ効率的に抑制することができる。
【0088】
さらに、コイルである表面実装部品52の開口面と金属薄膜シールド層70Dが対向しない構造となり、コイルのQ値を劣化させないという効果が得られる。また、表面実装部品52であるコイルの巻回方向は、第1主面201に平行であっても、垂直であっても同様の効果が得られる。
【0089】
なお、開口75の形状は、平面視して、少なくとも、表面実装部品52と同一の大きさであればよい。好ましくは、平面視して、表面実装部品52の各側面から10%程度大きい形状であればよい。なお、本実施形態において、開口75は方形であるが、これに限定されない。方形以外の三角形や多角形、あるいはL字型のような複雑な形状であってもよい。
【0090】
(第6の実施形態)
本発明の第6の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図7(A)は、本発明の第6の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図7(B)は、薄膜シールド層付き電子部品を厚み方向から、すなわち、天面側から、平面視した図である。図7(C)は、薄膜シールド層付き電子部品の回路図である。
【0091】
なお、図7(A)、図7(B)では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図7(B)においては、構造を分かり易くするため、一部のハッチングを省略している。
【0092】
図7(A)、図7(B)、図7(C)に示すように、第6の実施形態に係る薄膜シールド層付き電子部品は、第1の実施形態に係る薄膜シールド層付き電子部品10に対して、表面実装部品53、54を備えており、また、磁性金属薄膜シールド層80Eの形状が異なる。薄膜シールド層付き電子部品10Eの他の構成は、薄膜シールド層付き電子部品10と同様であり、同様の箇所の説明は省略する。
【0093】
図7(A)、図7(B)、図7(C)で示す薄膜シールド層付き電子部品10Eは、降圧型のDC−DCコンバータモジュールである。
【0094】
図7(A)、図7(B)に示すように、薄膜シールド層付き電子部品10Eは、表面実装部品51、52、53、54、磁性金属薄膜シールド層80Eを備える。例えば、表面実装部品51はICチップであり、表面実装部品52は入力コンデンサであり、表面実装部品53は出力コンデンサであり、表面実装部品54は閉磁路型のチョークコイルである。
【0095】
図7(A)に示すように、磁性金属薄膜シールド層80Eは、表面実装部品52の天面および、全ての側面を囲う形状である。また、表面実装部品52の天面側、および、薄膜シールド層付き電子部品10Eの側面に近接する表面実装部品52の側面は、金属薄膜シールド層70、磁性金属薄膜シールド層80Eで覆われている。
【0096】
図7(B)は、図7(A)の構造を天面側から厚み方向に平面視した図であり、磁性金属薄膜シールド層80Eは、表面実装部品52の天面、および、全ての側面を覆う形状である。
【0097】
図7(C)は、上述の構成を用いた、薄膜シールド層付き電子部品10Eの回路図である。ICチップである表面実装部品51は、電界効果トランジスタFET1と、電界効果トランジスタFET2とを備えている。入力端子Pinには、表面実装部品51と、表面実装部品52が接続されている。表面実装部品54の一端に表面実装部品51が接続されており、表面実装部品51の他端に出力端子Poutと、表面実装部品53が接続されている。また、表面実装部品51、52、53は、グランドGNDに接続されている。
【0098】
この回路を用いて、表面実装部品51の電界効果トランジスタFET1、FET2をON、OFFすることによって、入力端子Pinの入力電圧を降圧し、出力端子Poutから出力する。
【0099】
入力端子Pinの入力電圧は、出力端子Poutの出力電圧よりも高い。すなわち、入力コンデンサである表面実装部品52は、出力コンデンサである表面実装部品53と比較して、よりノイズを発生する原因となりやすい。
【0100】
したがって、表面実装部品52の全ての側面、および、天面を、磁性金属薄膜シールド層80Eで覆うことによって、ノイズを効果的に抑制することができる。
【0101】
このような構成とすることによって、表面実装部品52から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層70、磁性金属薄膜シールド層80Eによって抑制される。
【0102】
また、表面実装部品51、52から発生する、低周波ノイズ、高周波ノイズをそれぞれの特性に合わせて、金属薄膜シールド層70、または、磁性金属薄膜シールド層80Eを選択することによって、効率的にシールド効果を向上させることができる。
【0103】
なお、表面実装部品51、52をそれぞれ別の封止樹脂層で取り囲み、それぞれの封止樹脂層を個別に金属シールド層70、または磁気シールド層80E、もしくはその両方で取り囲んでもよい。この構成では、表面実装部品51、52から発生する低周波ノイズ、高周波ノイズの特性に合わせたシールドを構成できる。したがって、この構成によりシールド効果を向上させることが可能である。このとき各シールドは配線基板20の側面と重ならない構成でもよい。
【0104】
(第7の実施形態)
本発明の第7の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図8(A)は、本発明の第7の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。図8(B)は、薄膜シールド層付き電子部品を厚み方向から、すなわち、天面側から、平面視した図である。図8(C)は、薄膜シールド層付き電子部品の回路図である。
【0105】
なお、図8(A)、図8(B)では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。また、図8(B)においては、構造を分かり易くするため、一部のハッチングを省略している。
【0106】
同様に、図8(A)、図8(B)、図8(C)に示すように、第7の実施形態に係る薄膜シールド層付き電子部品は、第1の実施形態に係る薄膜シールド層付き電子部品10に対して、表面実装部品53、54を備えており、また、磁性金属薄膜シールド層80Fの形状が異なる。薄膜シールド層付き電子部品10Fの他の構成は、薄膜シールド層付き電子部品10と同様であり、同様の箇所の説明は省略する。
【0107】
図8(A)、図8(B)、図8(C)で示す薄膜シールド層付き電子部品10Fは、昇圧型のDC−DCコンバータモジュールである。
【0108】
図8(A)、図8(B)に示すように、薄膜シールド層付き電子部品10Fは、表面実装部品51、52、53、54、磁性金属薄膜シールド層80Fを備える。例えば、表面実装部品51はICチップであり、表面実装部品52は入力コンデンサであり、表面実装部品53は出力コンデンサであり、表面実装部品54は閉磁路型のチョークコイルである。
【0109】
図8(A)に示すように、磁性金属薄膜シールド層80Fは、表面実装部品53の天面および、全ての側面を囲う形状である。また、表面実装部品53の天面側、および、薄膜シールド層付き電子部品10Fの側面に近接する表面実装部品53の側面は、金属薄膜シールド層70、磁性金属薄膜シールド層80Fで覆われている。
【0110】
図8(B)は、図8(A)の構造を天面側から厚み方向に平面視した図であり、磁性金属薄膜シールド層80Fは、表面実装部品53の天面、および、全ての側面を覆う形状である。
【0111】
図8(C)は、上述の構成を用いた、薄膜シールド層付き電子部品10Fの回路図である。ICチップである表面実装部品51は、電界効果トランジスタFET1と、電界効果トランジスタFET2とを備えている。入力端子Pinには、表面実装部品52と、表面実装部品54が接続されている。表面実装部品54の一端に表面実装部品51が接続されており、表面実装部品51の他端に出力端子Poutと、表面実装部品53が接続されている。また、表面実装部品51、52、53は、グランドGNDに接続されている。
【0112】
この回路を用いて、表面実装部品51の電界効果トランジスタFET1、FET2をON、OFFすることによって、入力端子Pinの入力電圧を昇圧し、出力端子Poutから出力する。
【0113】
入力端子Pinの出力電圧は、出力端子Poutの入力電圧よりも高いため、出力コンデンサである表面実装部品53は、入力コンデンサである表面実装部品52と比較して、よりノイズを発生する原因となりやすい。
【0114】
したがって、表面実装部品53の全ての側面、および、天面を、磁性金属薄膜シールド層80Fで覆うことによって、ノイズを効果的に抑制することができる。
【0115】
このような構成とすることによって、表面実装部品53から発生する低周波ノイズ、および、高周波ノイズは、金属薄膜シールド層70、磁性金属薄膜シールド層80Fによって抑制される。
【0116】
また、表面実装部品51、52から発生する、低周波ノイズ、高周波ノイズをそれぞれの特性に合わせて、金属薄膜シールド層70、または、磁性金属薄膜シールド層80Fを選択することによって、効率的にシールド効果を向上させることができる。
【0117】
なお、表面実装部品51、52をそれぞれ別の封止樹脂層で取り囲み、それぞれの封止樹脂層を個別に金属シールド層70、または磁気シールド層80F、もしくはその両方で取り囲んでもよい。この構成では、表面実装部品51、52から発生する低周波ノイズ、高周波ノイズの特性に合わせたシールドを構成できる。したがって、この構成によりシールド効果を向上させることが可能である。このとき各シールドは配線基板20の側面と重ならない構成でもよい。
【0118】
なお、上述の各実施形態の構成に限られるものではなく、これらの実施形態の組み合わせを変更したものであっても良い。
【符号の説明】
【0119】
10、10A、10B、10C、10D、10E、10F…薄膜シールド層付き電子部品
20、21…配線基板
51、52、53、54…表面実装部品
60、61…封止樹脂層
70、70D、71…金属薄膜シールド層
75…開口
700、710…エッジ部
80、80A、80B、80C、80D、80E、80F…磁性金属薄膜シールド層
90A、90C…磁性シールド層
201、203…第1主面
202、204…第2主面
211、213…導体パターン
212、214…層間接続導体
301…グランド用端子導体
311…外部接続用端子導体
411、412…部品用ランド導体
450…金属シールド用ランド導体
GND…グランド
Pin…入力端子
Pout…出力端子
FET1、FET2…電界効果トランジスタ
図1
図2
図3
図4
図5
図6
図7
図8

【手続補正書】
【提出日】2019年7月8日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
配線基板と、
前記配線基板の第1主面に搭載された表面実装部品と、
非磁性金属材料の薄膜プロセスによって、前記表面実装部品の天面側と側面側との全体を覆い、天面部と側面部とを有する、金属薄膜シールド層と、
磁性金属材料の薄膜プロセスによって、前記金属薄膜シールド層の前記天面部と前記側面部が連接するエッジ部の全体を含み、前記天面部と前記側面部とを覆う、磁性金属薄膜シールド層と、
を備え
前記表面実装部品の天面側と側面側の全体を覆うように、さらに磁性材料を含んだ樹脂層が設けられている、
薄膜シールド層付き電子部品。
【請求項2】
前記表面実装部品を覆うように封止樹脂層が設けられており、
前記金属薄膜シールド層は、前記封止樹脂層の外側に設けられている、
請求項1に記載の薄膜シールド層付き電子部品。
【請求項3】
前記金属薄膜シールド層の前記天面部と前記側面部と、
前記磁性金属薄膜シールド層と、が当接して積層されている、
請求項1または請求項2に記載の薄膜シールド層付き電子部品。
【請求項4】
前記配線基板はグランド電極を備えており、
前記金属薄膜シールド層は前記グランド電極に接続されている、
請求項1乃至請求項3のいずれかに記載の薄膜シールド層付き電子部品。
【請求項5】
前記配線基板は磁性体層を含む磁性体基板である、
請求項1乃至請求項4のいずれかに記載の薄膜シールド層付き電子部品。
【請求項6】
前記金属薄膜シールド層の前記天面部を平面視して、
前記金属薄膜シールド層は、少なくとも一つの前記表面実装部品と重なる部分に開口を有する、
請求項1乃至請求項のいずれかに記載の薄膜シールド層付き電子部品。
【請求項7】
前記磁性金属薄膜シールド層は、複数の前記表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う、
請求項1乃至請求項のいずれかに記載の薄膜シールド層付き電子部品。
【請求項8】
前記金属薄膜シールド層の前記エッジ部は曲率を有する、請求項1乃至請求項のいずれかに記載の薄膜シールド層付き電子部品。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正の内容】
【0019】
この構成では、金属薄膜シールド層と磁性金属薄膜シールド層との密着性が向上し、信頼性が向上する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正の内容】
【0023】
この構成では、磁性金属薄膜シールド層と、磁性体基板とによって、閉磁路が形成され、低周波ノイズの輻射の抑制効果が向上する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正の内容】
【0028】
また、この発明の薄膜シールド層付き電子部品では、次の構成であることが好ましい。磁性金属薄膜シールド層は、複数の表面実装部品のうち、一部の表面実装部品の天面側と側面側との全体を覆う。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0053
【補正方法】変更
【補正の内容】
【0053】
配線基板21の第1主面203には、部品用ランド導体411、412、および、複数の金属シールド用ランド導体450が形成されている。また、配線基板21の第2主面204には、グランド用端子導体301、外部接続用端子導体311が形成されている。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0060
【補正方法】変更
【補正の内容】
【0060】
このような構成とすることによって、薄膜シールド層付き電子部品10Aは、表面実装部品から生じる高周波ノイズが外部に輻射されることを金属薄膜シールド層71で抑制し、低周波ノイズが外部に輻射されることを磁性シールド層90A、磁性金属薄膜シールド層80Aで抑制する。さらに、金属薄膜シールド層71のエッジ部710が磁性シールド層90A、磁性金属薄膜シールド層80Aで覆われているので、低周波ノイズが金属薄膜シールド層71に伝搬され、輻射されやすいエッジ部710から輻射しても磁性シールド層90A、磁性金属薄膜シールド層80Aで抑制できる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0069
【補正方法】変更
【補正の内容】
【0069】
(第3の実施形態)
本発明の第3の実施形態に係る薄膜シールド層付き電子部品について、図を参照して説明する。図4は、本発明の第3の実施形態に係る薄膜シールド層付き電子部品の側面断面図である。なお、図では、電子部品の構成を識別し易くするために、構成要素を識別するための記号の付記を適宜省略している。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0084
【補正方法】変更
【補正の内容】
【0084】
図6(A)の側面断面図の一部を拡大した図6(B)に示すように、開口75は、金属薄膜シールド層70Dの表面実装部品52に対向する位置に形成されている。磁性金属薄膜シールド層80Dは、金属薄膜シールド層70Dの開口75を覆う、すなわち、開口75を埋めるように形成されており、配線基板20の第1主面201側(天面)には、磁性金属薄膜シールド層80Dのみが形成されている。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0097
【補正方法】変更
【補正の内容】
【0097】
図7(C)は、上述の構成を用いた、薄膜シールド層付き電子部品10Eの回路図である。ICチップである表面実装部品51は、電界効果トランジスタFET1と、電界効果トランジスタFET2とを備えている。入力端子Pinには、表面実装部品51と、表面実装部品52が接続されている。表面実装部品54の一端に表面実装部品51が接続されており、表面実装部品54の他端に出力端子Poutと、表面実装部品53が接続されている。また、表面実装部品51、52、53は、グランドGNDに接続されている。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0113
【補正方法】変更
【補正の内容】
【0113】
入力端子Pinの入力電圧は、出力端子Poutの出力電圧よりも高いため、出力コンデンサである表面実装部品53は、入力コンデンサである表面実装部品52と比較して、よりノイズを発生する原因となりやすい。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0116
【補正方法】変更
【補正の内容】
【0116】
また、表面実装部品51、53から発生する、低周波ノイズ、高周波ノイズをそれぞれの特性に合わせて、金属薄膜シールド層70、または、磁性金属薄膜シールド層80Fを選択することによって、効率的にシールド効果を向上させることができる。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0117
【補正方法】変更
【補正の内容】
【0117】
なお、表面実装部品51、53をそれぞれ別の封止樹脂層で取り囲み、それぞれの封止樹脂層を個別に金属シールド層70、または磁気シールド層80F、もしくはその両方で取り囲んでもよい。この構成では、表面実装部品51、52から発生する低周波ノイズ、高周波ノイズの特性に合わせたシールドを構成できる。したがって、この構成によりシールド効果を向上させることが可能である。このとき各シールドは配線基板20の側面と重ならない構成でもよい。
【国際調査報告】