特表-18193929IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 三菱電機株式会社の特許一覧
再表2018-193929半導体モジュールおよび電力変換装置
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2018年10月25日
【発行日】2019年12月26日
(54)【発明の名称】半導体モジュールおよび電力変換装置
(51)【国際特許分類】
   H02M 7/48 20070101AFI20191129BHJP
   H01L 25/07 20060101ALI20191129BHJP
   H01L 25/18 20060101ALI20191129BHJP
【FI】
   H02M7/48 Z
   H01L25/04 C
【審査請求】有
【予備審査請求】未請求
【全頁数】50
【出願番号】特願2019-513574(P2019-513574)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2018年4月11日
(31)【優先権主張番号】特願2017-83088(P2017-83088)
(32)【優先日】2017年4月19日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】特許業務法人深見特許事務所
(72)【発明者】
【氏名】森崎 翔太
(72)【発明者】
【氏名】玉田 美子
(72)【発明者】
【氏名】中嶋 純一
(72)【発明者】
【氏名】大宅 大介
【テーマコード(参考)】
5H770
【Fターム(参考)】
5H770AA17
5H770AA21
5H770BA02
5H770BA05
5H770CA01
5H770CA02
5H770CA05
5H770CA06
5H770DA03
5H770DA31
5H770DA41
5H770EA01
5H770JA10X
5H770JA19X
5H770QA01
5H770QA05
5H770QA06
5H770QA08
5H770QA12
5H770QA13
5H770QA16
5H770QA17
(57)【要約】
半導体スイッチング素子(2b)のエミッタと負極電極(12)とを接続するエミッタ配線、半導体スイッチング素子(2a)のエミッタと負極電極(12)とを接続するエミッタ配線の間で、長さと幅の一方または両方が相違する。スイッチング時において、そのような相違に起因して生じる半導体スイッチング素子(2b)のエミッタ電位と半導体スイッチング素子(2a)のエミッタ電位との差を低減するように、正極電極(10)を流れる電流および負極電極(12)を流れる電流の少なくとも一方によって、ゲート制御ワイヤ(61a),(61b)に、あるいはゲートパターン(6a),(6b)、あるいはエミッタワイヤ(41a),(41b)に誘導起電力を発生させる。
【特許請求の範囲】
【請求項1】
絶縁板と、
正極電極と、
負極電極と、
前記絶縁板上に設けられ、前記正極電極と前記負極電極の間に並列に接続された第1の半導体スイッチング素子および第2の半導体スイッチング素子と、
前記第1の半導体スイッチング素子のゲートおよび前記第2の半導体スイッチング素子のゲートを制御するゲート制御電極と、
前記ゲート制御電極と接続されるゲートパターンと、
前記第1の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第1のゲート制御ワイヤと、
前記第2の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第2のゲート制御ワイヤと、
前記負極電極と接続されるエミッタパターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第1のエミッタワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第2のエミッタワイヤとを備え、
前記第1の半導体スイッチング素子のエミッタと前記負極電極とを接続する第1のエミッタ配線と、前記第2の半導体スイッチング素子のエミッタと前記負極電極とを接続する第2のエミッタ配線との間で、長さと幅の一方または両方が相違し、
スイッチング時において、前記相違に起因して生じる前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差を低減するように、前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方によって、前記第1のゲート制御ワイヤと前記第2のゲート制御ワイヤに、あるいはゲートパターンに、あるいは前記第1のエミッタワイヤと前記第2のエミッタワイヤに誘導起電力を発生させる、半導体モジュール。
【請求項2】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと垂直ではない主電流の電流経路を有する、請求項1に記載の半導体モジュール。
【請求項3】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと平行である主電流の電流経路を有する、請求項2に記載の半導体モジュール。
【請求項4】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤを流れる電流の向きとが逆方向であり、
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項3に記載の半導体モジュール。
【請求項5】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤを流れる電流の向きとが同一方向であり、
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも前記近接電極部分の主電流の電流経路から遠い位置に配置される、請求項3に記載の半導体モジュール。
【請求項6】
前記第1の半導体スイッチング素子のエミッタおよび前記第2の半導体スイッチング素子のエミッタを制御するエミッタ制御電極と、
前記エミッタ制御電極と接続されるエミッタ制御パターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第1のエミッタ制御ワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第2のエミッタ制御ワイヤとをさらに備え、
前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方により前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤに誘導起電力を発生させ、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差と、前記第2のゲート制御ワイヤに発生する誘電起電力と前記第1のゲート制御ワイヤに発生する誘電起電力との差が等しい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離と、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離とが等しく、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差が、前記第2のゲート制御ワイヤに発生する誘電起電力と前記第1のゲート制御ワイヤに発生する誘電起電力との差よりも大きい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離が、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離よりも小さく、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差が、前記第2のゲート制御ワイヤに発生する誘電起電力と前記第1のゲート制御ワイヤに発生する誘電起電力との差よりも小さい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離が、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離よりも大きい、請求項5に記載の半導体モジュール。
【請求項7】
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも短い、請求項3に記載の半導体モジュール。
【請求項8】
前記正極電極および前記負極電極の少なくとも一方は、前記ゲートパターンと平行である主電流の電流経路を有する、請求項2に記載の半導体モジュール。
【請求項9】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと垂直ではない主電流の電流経路を有する、請求項1に記載の半導体モジュール。
【請求項10】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと平行な主電流の電流経路を有する、請求項8に記載の半導体モジュール。
【請求項11】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤを流れる電流の向きとが逆方向であり、
前記第1のエミッタワイヤは、前記第2のエミッタワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項10に記載の半導体モジュール。
【請求項12】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤを流れる電流の向きとが同一方向であり、
前記第1のエミッタワイヤは、前記第2のエミッタワイヤよりも前記近接電極部分の主電流の電流経路から遠い位置に配置される、請求項10に記載の半導体モジュール。
【請求項13】
絶縁板と、
正極電極と、
負極電極と、
前記絶縁板上に設けられ、記正極電極と前記負極電極の間に並列に接続された第1の半導体スイッチング素子および第2の半導体スイッチング素子と、
前記第1の半導体スイッチング素子のゲートおよび前記第2の半導体スイッチング素子のゲートを制御するゲート制御電極と、
前記ゲート制御電極と接続されるゲートパターンと、
前記第1の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第1のゲート制御ワイヤと、
前記第2の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第2のゲート制御ワイヤと、
前記負極電極と接続されるエミッタパターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第1のエミッタワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第2のエミッタワイヤと、
前記第1の半導体スイッチング素子のエミッタおよび前記第2の半導体スイッチング素子のエミッタを制御するエミッタ制御電極と、
前記エミッタ制御電極と接続されるエミッタ制御パターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第1のエミッタ制御ワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第2のエミッタ制御ワイヤとを備え、
前記第1の半導体スイッチング素子のエミッタと前記負極電極とを接続する第1のエミッタ配線と、前記第2の半導体スイッチング素子のエミッタと前記負極電極とを接続する第2のエミッタ配線との間で、長さと幅の一方または両方が相違し、
スイッチング時において、前記相違に起因して生じる前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差を低減するように、前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方によって、前記第1のエミッタ制御ワイヤと前記第2のエミッタ制御ワイヤに誘導起電力を発生させる、半導体モジュール。
【請求項14】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと垂直ではない主電流の電流経路を有する、請求項13に記載の半導体モジュール。
【請求項15】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと平行である主電流の電流経路を有する、請求項14に記載の半導体モジュール。
【請求項16】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤを流れる電流の向きとが同一逆方向であり、
前記第1のエミッタ制御ワイヤは、前記第2のエミッタ制御ワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項15に記載の半導体モジュール。
【請求項17】
前記第1の半導体スイッチング素子および前記第2の半導体スイッチング素子は、ケイ素よりもバンドギャップが広いワイドギャップ半導体で形成された自己消弧型半導体デバイスである、請求項1〜16のいずれか1項に記載の半導体モジュール。
【請求項18】
前記ワイドギャップ半導体は、炭化ケイ素、窒化ガリウム、およびダイヤモンドのうちのいずれか1つである、請求項17に記載の半導体モジュール。
【請求項19】
請求項1〜18のいずれか1項に記載の半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体モジュールおよび電力変換装置に関し、特に半導体スイッチング素子を有する半導体モジュールおよびそのような半導体モジュールを備える電力変換装置に関する。
【背景技術】
【0002】
複数個の半導体スイッチング素子を並列に接続する場合、複数個の半導体スイッチング素子間で外部電極との接触面である電極端子からのエミッタ配線距離が異なる。その結果、エミッタ配線に起因する寄生インダクタンスに差異が生じ、半導体素子の信頼性が損なわれるという問題がある。
【0003】
また、主電流により各半導体スイッチング素子のゲート−エミッタ間に誘導起電力を発生すると、各半導体スイッチング素子間においてゲート−エミッタ間電圧に差が発生する。その結果、各半導体スイッチング素子に流れる電流が不均一となり、半導体モジュールの信頼性が低下するという問題がある。
【0004】
これらの問題を回避するための手段として、たとえば、特許文献1では、半導体スイッチング素子間でエミッタ配線長を揃えるとともに、主電流により各半導体スイッチング素子のゲート制御配線において発生する誘導起電力による電圧とエミッタ配線において発生する誘導起電力による電圧とが同一となるように配置する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−027710号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1に記載された構造は、半導体スイッチング素子間でエミッタ配線長を揃えた構成において有効である。
【0007】
しかしながら、電力用半導体モジュールは、大電流をスイッチングするため、その電流の大きさに対応して複数個の半導体素子を並列接続することによって回路を構成する必要がある。複数個の半導体スイッチング素子を並列接続する場合、並列数が多くなるほど、外部電極との接触面である電極端子からの配線距離が異なる。その結果、複数個の半導体スイッチング素子間で寄生インダクタンスの差異が生じ、電力用半導体モジュールの信頼性の不具合を引き起こす。
【0008】
それゆえに、本発明の目的は、複数個の半導体スイッチング素子間の寄生インダクタンスの差異の影響を低減することによって、高い信頼性を有する半導体モジュールおよび電力変換装置を提供することである。
【課題を解決するための手段】
【0009】
上記課題を解決するために、本発明は、正極電極と、負極電極と、絶縁板上に設けられ、正極電極と負極電極の間に並列に接続された第1の半導体スイッチング素子および第2の半導体スイッチング素子と、第1の半導体スイッチング素子のゲートおよび第2の半導体スイッチング素子のゲートを制御するゲート制御電極と、ゲート制御電極と接続されるゲートパターンと、第1の半導体スイッチング素子のゲートとゲートパターンとを接続する第1のゲート制御ワイヤと、第2の半導体スイッチング素子のゲートとゲートパターンとを接続する第2のゲート制御ワイヤと、負極電極と接続されるエミッタパターンと、第1の半導体スイッチング素子のエミッタとエミッタパターンとを接続する第1のエミッタワイヤと、第2の半導体スイッチング素子のエミッタとエミッタパターンとを接続する第2のエミッタワイヤとを備える。第1の半導体スイッチング素子のエミッタと負極電極とを接続する第1のエミッタ配線と、第2の半導体スイッチング素子のエミッタと負極電極とを接続する第2のエミッタ配線との間で、長さと幅の一方または両方が相違する。スイッチング時において、相違に起因して生じる第1の半導体スイッチング素子のエミッタ電位と第2の半導体スイッチング素子のエミッタ電位との差を低減するように、正極電極を流れる電流および負極電極を流れる電流の少なくとも一方によって、第1のゲート制御ワイヤと第2のゲート制御ワイヤに、あるいはゲートパターンに、あるいは第1のエミッタワイヤと第2のエミッタワイヤに誘導起電力を発生させる。
【発明の効果】
【0010】
本発明によれば、並列接続された2つの半導体スイッチング素子のゲート制御ワイヤ、またはエミッタワイヤに誘導起電力を発生させ、2つの半導体スイッチング素子間の寄生インダクタンスに基づくゲート-エミッタ電圧の差を低減することによって、半導体モジュールおよび電力変換装置の信頼性を向上することができる。
【図面の簡単な説明】
【0011】
図1】実施の形態1による半導体モジュールの内部配線構造を示す斜視図である。
図2】電極部を除いた実施の形態1の半導体モジュールの上面図である。
図3】電極部を含む実施の形態1の半導体モジュールの上面図である。
図4】実施の形態1の半導体モジュールの主要な構成の回路図である。
図5】実施の形態1の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図6】半導体モジュールの電流経路を表わす図である。
図7】実施の形態1の負極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図8】実施の形態1の負極電極の主電流の電流経路を表わす図である。
図9】実施の形態1の負極電極の主電流の電流経路を表わす図である。
図10】実施の形態1による2つの半導体スイッチング素子の電位を表わす図である。
図11】実施の形態2の負極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図12】実施の形態2による2つの半導体スイッチング素子の電位を表わす図である。
図13】実施の形態3による半導体モジュールの内部配線構造を示す斜視図である。
図14】電極部を除いた実施の形態3の半導体モジュールの上面図である。
図15】実施の形態3の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図16】実施の形態3の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図17】実施の形態3の正極電極の主電流の電流経路を表わす図である。
図18】実施の形態3の正極電極の主電流の電流経路を表わす図である。
図19】実施の形態3による2つの半導体スイッチング素子の電位を表わす図である。
図20】実施の形態4による半導体モジュールの内部配線構造を示す斜視図である。
図21】電極部を除いた実施の形態4の半導体モジュールの上面図である。
図22】実施の形態4の半導体モジュールの主要な構成の回路図である。
図23】実施の形態4の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図24】実施の形態4の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図25】実施の形態4の2つの正極電極の主電流の電流経路を表わす図である。
図26】実施の形態4の2つの正極電極の主電流の電流経路を表わす図である。
図27】実施の形態4による2つの半導体スイッチング素子の電位を表わす図である。
図28】実施の形態5による半導体モジュールの内部配線構造を示す斜視図である。
図29】電極部を除いた実施の形態5の半導体モジュールの上面図である。
図30】実施の形態5の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図31】実施の形態5の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図32】実施の形態6による半導体モジュールの内部配線構造を示す斜視図である。
図33】電極部を除いた実施の形態6の半導体モジュールの上面図である。
図34】実施の形態6の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図35】実施の形態6の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図36】実施の形態6による2つの半導体スイッチング素子の電位を表わす図である。
図37】実施の形態7による半導体モジュールの内部配線構造を示す斜視図である。
図38】電極部を除いた実施の形態7の半導体モジュールの上面図である。
図39】実施の形態7の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図40】実施の形態7の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図41】実施の形態7による2つの半導体スイッチング素子の電位を表わす図である。
図42】実施の形態8による半導体モジュールの内部配線構造を示す斜視図である。
図43】電極部を除いた実施の形態8の半導体モジュールの上面図である。
図44】実施の形態8の半導体モジュールの主要な構成の回路図である。
図45】実施の形態8の半導体モジュールにおいて半導体スイッチング素子間でエミッタ側インダクタンスに差が出る箇所を表わす図である。
図46】実施の形態8の正極電極に含まれる近接電極部分の主電流の電流経路を表す図である。
図47】実施の形態8の2つの正極電極の主電流の電流経路を表わす図である。
図48】実施の形態8の2つの正極電極の主電流の電流経路を表わす図である。
図49】実施の形態8による2つの半導体スイッチング素子の電位を表わす図である。
図50】実施の形態9にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【0012】
以下、本発明の実施の形態について、図面を用いて説明する。
実施の形態1.
図1は、実施の形態1による半導体モジュール101の内部配線構造を示す斜視図である。図2は、電極部を除いた実施の形態1の半導体モジュール101の上面図である。図3は、電極部を含む実施の形態1の半導体モジュール101の上面図である。図4は、実施の形態1の半導体モジュール101の主要な構成の回路図である。
【0013】
図4を参照して、半導体モジュール101は、正極電極10と、負極電極12と、出力電極63とを備える。さらに、半導体モジュール101は、上アームについて、ゲート制御電極60、エミッタ制御電極40、半導体スイッチング素子2a,2b,2c,2d、およびダイオードDa,Db,Dc,Ddとを備える。
【0014】
半導体スイッチング素子2a,2b,2c,2dは、正極電極10と負極電極12bの間に並列接続される。ダイオードDa,Db,Dc,Ddは、半導体スイッチング素子2a,2b,2c,2dと並列に接続される。
【0015】
ゲート制御電極60は、ゲート制御ワイヤ61a,61b,61c,61dを通じて、半導体スイッチング素子2a,2b,2c,2dと接続される。ゲート制御電極60は、半導体スイッチング素子2a,2b,2c,2dのゲートを制御する。
【0016】
エミッタ制御電極40は、半導体スイッチング素子2a,2b,2c,2dのエミッタを制御する。
【0017】
半導体モジュール101は、さらに、下アームについても、上アームと同様の構成を備える。図1には、下アーム用のゲート制御電極82、エミッタ制御電極81が示されている。以下では、上アームの素子に関して説明する。上アームと下アームとの構成が同じなので、下アームの構成の説明は繰り返さない。
【0018】
図1には、ベース板69と、正極電極10と、負極電極12と、絶縁板5a,5bと、出力電極63と、上アームのゲート制御電極60およびエミッタ制御電極40と、下アームのゲート制御電極82およびエミッタ制御電極81の3次元的な配置が示されている。
【0019】
図2において、ベース板69の長手方向をx軸方向とし、ベース板69の短手方向をy軸とする。IGBT(Insulated Gate Bipolar Transistor)チップ等からなる半導体スイッチング素子2a,2bは、絶縁板5aに配置されたコレクタパターン3a上に配置される。半導体スイッチング素子2c,2dは、絶縁板5bに配置されたコレクタパターン3b上に配置される。半導体スイッチング素子2a,2bのコレクタとコレクタパターン3aは、はんだ等により接続されている。半導体スイッチング素子2c,2dのコレクタとコレクタパターン3bは、はんだ等により接続されている。コレクタパターン3a,3bは絶縁板5a,5b上に配置される。
【0020】
エミッタパターン4a,4bと半導体スイッチング素子2a,2b,2c,2dのエミッタとは、エミッタワイヤ41a,41b,41c,41dによって接続される。エミッタパターン4a,4bは、絶縁板5a,5b上に配置される。
【0021】
半導体スイッチング素子2a,2b,2c,2dのエミッタ配線EMA,EMB,EMC,EMDは、負極電極12と半導体スイッチング素子2a,2b,2c,2dのエミッタとを接続する配線である。エミッタ配線EMA,EMA,EMC,EMDには、エミッタワイヤ41a,41b,41c,41dが含まれる。
【0022】
正極電極10は、正極電極接合部11a、11bを介して、コレクタパターン3a,3bと接続される。
【0023】
負極電極12は、負極電極接合部65a,65bを介して、逆アーム(下アーム)の半導体スイッチング素子のエミッタパターン9a,9bに接続される。
【0024】
図1を参照して、ベース板69、絶縁板5a、絶縁板5bに垂直で、絶縁板5a,5bが配置されている方向を鉛直方向(z軸方向)とする。
【0025】
正極電極10の構成部分の中の絶縁板5a,5bに対して平行な部分(部分10H)と、負極電極12の構成部分の中の絶縁板5a,5bに対して平行な部分(部分12H)とでは、鉛直方向から見たときに重畳されて配置されている。部分12Hが配置されている層が、部分10Hが配置されている層よりも下方にある。したがって、部分12Hが部分10Hよりも絶縁板5a,5bに接近した位置に配置される。実施の形態1では、部分12Hを近接電極部分ということにする。
【0026】
図2を参照して、半導体スイッチング素子2a,2b,2c,2dを制御するためのゲート制御電極60は、ゲートパターン6に接続される。ゲートパターン6と半導体スイッチング素子2a,2b,2c,2dの各ゲートとはゲート制御ワイヤ61a、61b、61c、61dによって接続される。
【0027】
さらに、半導体スイッチング素子2a,2b,2c,2dを制御するためのエミッタ制御電極40は、エミッタパターン4a上に接続される。
【0028】
半導体スイッチング素子2a,2b,2c,2dは、x軸方向の位置が揃えて配置されている。
【0029】
実施の形態1に示す半導体モジュール101の、ターンオン時の動作について、図5図6図7を用いて説明する。特に、絶縁板5a,5b上の主回路パターンおよび正極電極10と負極電極12の重畳部分は対称線Oで大凡線対称となっているため、半導体スイッチング素子2a,2bに着目して説明する。
【0030】
実施の形態1において、負極電極12と半導体スイッチング素子2aのエミッタとを接続するエミッタ配線EMAと、負極電極12と半導体スイッチング素子2bのエミッタとを接続するエミッタ配線EMBの間で、配線長、配線幅、または配線長および配線幅の両方が異なる場合がある。そのような場合には、半導体スイッチング素子2a,2b間でエミッタ配線EMA,EMB上の寄生インダクタンス、すなわちエミッタ側インダクタンスに差異が生じる場合がある。
【0031】
図5に示すように、半導体スイッチング素子2bのエミッタから負極電極12までの経路と、半導体スイッチング素子2aのエミッタから負極電極12までの経路との間において、太矢印部で経路長差が生じる。したがって、半導体スイッチング素子2bのエミッタ側インダクタンスが半導体スイッチング素子2aのエミッタ側インダクタンスよりも大きくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。
【0032】
このとき、半導体モジュール101をターンオンすると、半導体スイッチング素子2a〜2dのゲートにパルス状の電圧が同時に印加される。このとき、正極電極10から負極電極12へ流れる電流i(以下、主電流ともいう)が時間的に変化する。つまり、電流変化di/dtが発生する。図6は、半導体モジュール101の電流経路を表わす図である。図6において、太線が主電流iの電流経路LX1を表わす。点線部分にも主電流iが流れるが、本実施の形態の構成では、無視し得るほど微小であるとする。
【0033】
電流変化di/dtが生じると、半導体スイッチング素子2aのエミッタ側インダクタンスLaと電流変化di/dtとにより、半導体スイッチング素子2aのエミッタ配線EMAに誘導起電力Va=La×di/dtが生じる。また、半導体スイッチング素子2bのエミッタ側インダクタンスLbと電流変化di/dtとにより、半導体スイッチング素子2bのエミッタ配線EMBに誘導起電力Vb=Lb×di/dtが生じる。La<Lbの関係があるため、Va<Vbとなる。すなわち、半導体スイッチング素子2aのエミッタ電位Vea、半導体スイッチング素子2bのエミッタ電位Vebとすると、半導体スイッチング素子2a,2bのエミッタ配線EMA,EMB上に生じた誘導起電力の違いにより、VeaはVebよりも低くなり、Vea<Vebとなる。2つの半導体スイッチング素子2a,2b間でエミッタ電位に差が生じると、2つの半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の間に差異が生じるため、並列接続された半導体スイッチング素子2a,2bに流れる電流が不均一となる。
【0034】
以上の点を考慮し、実施の形態1においては、図7に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a、61bを、負極電極12に含まれる近接電極部分12Hの主電流の電流経路Yに対して平行となるように配置する。近接電極部分12Hの主電流の電流経路の電流の向き(x軸の負方向)と、ゲート制御ワイヤ61aおよびゲート制御ワイヤ61bを流れる電流の向き(x軸の正方向)とが逆方向となる。
【0035】
さらに、負極電極12に含まれる近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離をAa、負極電極12に含まれる近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離をAbとした場合、Aa>Abとなるように配置する。
【0036】
図8および図9は、実施の形態1の負極電極12の主電流の電流経路を表わす図である。
【0037】
図8および図9において、太線で示すように、負極電極12の主電流の電流経路は、負極電極接合部65a,65bから負極電極12の端子91までの経路である。負極電極12に含まれる近接電極部分12Hは、対称線Oに対して対称構造である。そのため、近接電極部分12Hの中心線である対称線Oにおいて最も電流密度が高くなる。負極電極12の近接電極部分12Hにおいて電流密度が最も高くなる箇所を近接電極部分12Hの主電流の電流経路Yとする。
【0038】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bをこのように配置したことにより、負極電極12の近接電極部分12Hの電流経路Yを通流する主電流の時間変化によってゲート制御ワイヤ61,61bを磁束が鎖交すると、半導体スイッチング素子2aのゲート制御ワイヤ61aには誘導起電力Ga、半導体スイッチング素子2bのゲート制御ワイヤ61bには誘導起電力Gbが発生する。このときの誘導起電力Ga,Gbは、ゲートパターン6よりも半導体スイッチング素子2a,2bのゲートの方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、近接電極部分12Hの電流経路Yを通流する主電流から半導体スイッチング素子2a、2bのゲート制御ワイヤ61a,61bまでの距離が近いほど大きくなる。したがって、半導体スイッチング素子2a,2bに接続されるゲート制御ワイヤ61a,61b上に発生する誘導起電力はGa<Gbとなる。
【0039】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを接続するゲートパターン6と負極電極12の近接電極部分12Hの主電流の電流経路Yとは直交しているため、ゲートパターン6上には誘導起電力は発生しない。そのため、ゲートパターン6上はほぼ同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは、半導体スイッチング素子2bのゲート電位Vgbよりも低くなり、Vga<Vgbとなる。
【0040】
したがって、図10に示すように、半導体スイッチング素子2a,2b間のエミッタ側インダクタンス差により生じたゲート−エミッタ間電圧の差(Veb−Vea)を低減するように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bに発生する誘導起電力に差(Vgb−Vga)が生じる。その結果、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差(Veb−Vea)が小さくなり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0041】
上記において、負極電極12の近接電極部分12Hの主電流の電流経路Yの影響を考慮し、正極電極10の主電流の電流経路の影響を考慮しなかったのは、鉛直方向の上方に積層されている電極の方が下方に積層されている電極よりもゲート制御ワイヤからの距離が離れるためである。すなわち、下方に積層されている電極によってゲート制御ワイヤに生じる誘電起電力に比べて、上方に積層されている電極によってゲート制御ワイヤへ生じる誘導起電力は、微小となるからである。
【0042】
以上のように本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、余分な電流を流すことがなくなるので、エネルギー消費量を削減することができる。
【0043】
また、各半導体スイッチング素子の発熱を均一にすることにより、特定の半導体スイッチング素子のみが多く発熱することを回避することができるので、冷却構造が小さくて済み、減量化を図ることができるとともに、装置全体が小さく済むので、包装も小さくて済む。また装置自体が小さいので、廃棄する際ゴミも少なくて済み、従って環境に対しても優しいものとなる。
【0044】
実施の形態2.
実施の形態2の半導体モジュール102は、実施の形態1の半導体モジュール101と略同様の構成を備える。
【0045】
実施の形態2においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、実施の形態1と同様に、半導体モジュールをターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのゲート−エミッタ間電圧Veaは、半導体スイッチング素子2bのゲート−エミッタ間電圧Vebよりも低くなり、Vea<Vebとなる。
【0046】
実施の形態1では、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a、61bを、負極電極12の近接電極部分12Hの主電流の電流経路Yに対して平行となるように配置し、かつ、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離が、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離よりも短くした。
【0047】
これに対して、実施の形態2においては、図11に示すように、半導体スイッチング素子2a,2bのエミッタワイヤ41a、41bを、近接電極部分12Hの主電流の電流経路Yに対して平行となるように配置する。近接電極部分12Hの電流経路Yの主電流の向き(x軸の負方向)と、エミッタワイヤ41aおよびエミッタワイヤ41bを流れる電流の向き(x軸の正方向)とが逆方向となる。さらに、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2aのエミッタワイヤ41aまでの距離をBa、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2bのエミッタワイヤ41bまでの距離をBbとした場合、Ba>Bbとなるように配置する。
【0048】
半導体スイッチング素子2a,2bのエミッタワイヤ41a,41bをこのように配置したことにより、近接電極部分12Hの電流経路Yを通流する主電流の時間変化によってエミッタワイヤ41a,41bを磁束が鎖交すると、半導体スイッチング素子2aのエミッタワイヤ41aには誘導起電力Ea、半導体スイッチング素子2bのエミッタワイヤ41bには誘導起電力Ebが発生する。このときの誘導起電力Ea,Ebは、半導体スイッチング素子2a,2bのエミッタよりもエミッタパターン4aの方が電位が高くなるように発生する。このとき発生する誘導起電力は、近接電極部分12Hの電流経路Yを通流する主電流から半導体スイッチング素子2a,2bのエミッタワイヤ41a,41bまでの距離が近いほど大きくなる。したがって、半導体スイッチング素子2a,2bのエミッタワイヤ41a,41b上に発生する誘導起電力Ea,Ebは、Ea<Ebとなる。
【0049】
したがって、図12に示すように、半導体スイッチング素子2a,2b間のエミッタ側インダクタンス差により生じたゲート−エミッタ間電圧の差(Veb−Vea)を低減するように、半導体スイッチング素子2a,2bのエミッタワイヤ41a,41bに発生する誘導起電力に差(Eb−Ea)が発生する。その結果、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差(Veb−Vea)が小さくなり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0050】
また、半導体スイッチング素子2b,2cのエミッタワイヤ41b,41cに生じる電流変化di/dtと負極電極12に生じる電流変化di/dtとが平行かつ逆方向となるので、磁束のキャンセルが行われ、インダクタンスが低減する。
【0051】
以上のように、本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、半導体モジュールの内部インダクタンスを低減することができる。
【0052】
実施の形態3.
図13は、実施の形態3による半導体モジュール103の内部配線構造を示す斜視図である。図14は、電極部を除いた実施の形態3の半導体モジュール103の上面図である。
【0053】
実施の形態3の半導体モジュール103は、エミッタ制御パターンおよびエミッタ制御ワイヤをさらに含む点で実施の形態1の半導体モジュール101と異なる。すなわち、半導体スイッチング素子2a,2b,2c,2dを制御するためのエミッタ制御電極40は、エミッタ制御パターン7に接続される。エミッタ制御パターン7と半導体スイッチング素子2a,2b,2c,2dのエミッタは、エミッタ制御ワイヤ71a、71b、71c、71dによって接続される。
【0054】
実施の形態3の半導体モジュール103は、正極電極10と負極電極12の形状が異なる点で実施の形態1の半導体モジュール101と異なる。
【0055】
正極電極10の構成部分の中の絶縁板5a,5bに対して平行な部分(部分10H)と、負極電極12の構成部分の中の絶縁板5a,5bに対して平行な部分(部分12H)とでは、鉛直方向から見たときに重畳されて配置されている。部分12Hが配置されている層が、部分10Hが配置されている層よりも上方にある。したがって、部分10Hが部分12Hよりも絶縁板5a,5bに接近した位置に配置される。実施の形態3では、部分10Hを近接電極部分ということにする。
【0056】
図13のその他の構成は、図1の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【0057】
実施の形態3に示す半導体モジュール103の、ターンオン時の動作について、図15を用いて説明する。実施の形態1と同様に、半導体スイッチング素子2a,2bに着目して説明する。
【0058】
実施の形態3においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、実施の形態1と同様に、半導体モジュールをターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのゲート−エミッタ間電圧Veaは、半導体スイッチング素子2bのゲート−エミッタ間電圧Vebよりも低くなり、Vea<Vebとなる。
【0059】
以上の点を考慮し、実施の形態3においては、図16に示すように、半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a、71bを、正極電極10の近接電極部分10Hの主電流の電流経路Xに対して平行となるように配置する。近接電極部分10Hの電流経路Xの主電流の向き(x軸の正方向)と、エミッタ制御ワイヤ71aおよびエミッタ制御ワイヤ71bを流れる電流の向き(x軸の正方向)とが逆方向となる。
【0060】
さらに、正極電極10の近接電極部分10Hの主電流の電流経路Xから半導体スイッチング素子2aのエミッタ制御ワイヤ71aまでの距離をCa、正極電極10の近接電極部分10Hの主電流の電流経路Xから半導体スイッチング素子2bのエミッタ制御ワイヤ71bまでの距離をCbとした場合、Ca>Cbとなるように配置する。
【0061】
図17および図18は、実施の形態3の正極電極10の主電流の電流経路を表わす図である。
【0062】
図17および図18において、太線で示すように、正極電極10の主電流の電流経路は、正極電極10の端子92から正極電極接合部11a,11bまでの経路である。正極電極10に含まれる近接電極部分10Hは、対称線Oに対して対称構造である。そのため、近接電極部分10Hの中心線である対称線Oにおいて最も電流密度が高くなる。正極電極10の近接電極部分10Hにおいて電流密度が最も高くなる箇所を近接電極部分10Hの主電流の電流経路Xとする。
【0063】
半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bをこのように配置したことにより、正極電極10の近接電極部分10Hの電流経路Xを通流する主電流の時間変化によってエミッタ制御ワイヤ71a,71bを磁束が鎖交すると、半導体スイッチング素子2aのエミッタ制御ワイヤ71aには誘導起電力Esa、半導体スイッチング素子2bのエミッタ制御ワイヤ71bには誘導起電力Esbが発生する。このときの誘導起電力Esa,Esbは、半導体スイッチング素子2a,2bのエミッタよりもエミッタ制御パターン7の方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、近接電極部分10Hの電流経路Xを通流する主電流から半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bまでの距離が近いほど大きくなる。したがって、半導体スイッチング素子2a,2bに接続されるエミッタ制御ワイヤ71a,71b上に発生する誘導起電力はEsa<Esbとなる。
【0064】
半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bを接続するエミッタパターン7と近接電極部分10Hの電流経路Xとは直交しているため、エミッタパターン7上には誘導起電力は発生しない。そのため、エミッタパターン7上はほぼ同電位となる。
【0065】
したがって、図19に示すように、半導体スイッチング素子間のエミッタ側インダクタンス差により生じたゲート−エミッタ間電圧の差(Veb−Vea)を低減するように、半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bに発生する誘導起電力に差(Esb−Esa)が生じる。その結果、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差(Veb−Vea)が小さくなり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0066】
以上のように本実施の形態によれば、エミッタ制御ワイヤを有する半導体モジュールにおいても、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができる。
【0067】
実施の形態4.
図20は、実施の形態4による半導体モジュール104の内部配線構造を示す斜視図である。図21は、電極部を除いた実施の形態4の半導体モジュール104の上面図である。図22は、実施の形態4の半導体モジュール104の主要な構成の回路図である。
【0068】
図22を参照して、実施の形態4の半導体モジュール104は、正極電極10a,10bと、負極電極12a,12bとを含む点で実施の形態1の半導体モジュール101と異なる。
【0069】
正極電極10aと負極電極12aの間に、並列接続された半導体スイッチング素子2aと半導体スイッチング素子2bが配置される。正極電極10bと負極電極12bの間に、並列接続された半導体スイッチング素子2cと半導体スイッチング素子2dが配置される。
【0070】
正極電極10aは、コレクタパターン3aに接続される。正極電極10bは、コレクタパターン3bに接続される。負極電極12aは、逆アームの半導体スイッチング素子のエミッタパターン9aに接続される。負極電極12bは、逆アームの半導体スイッチング素子のエミッタパターン9bに接続される。2つの正極電極10a,10bおよび2つの負極電極12a,12bを設けることによって、電流容量を上げることが可能となる。
【0071】
図20に示すように、正極電極10aの構成部分の中の絶縁板5aに対して平行な部分(部分10AH)と、負極電極12aの構成部分の中の絶縁板5aに対して平行な部分(部分12AH)とでは、鉛直方向から見たときに重畳されて配置されている。部分10AHが配置されている層が、部分12AHが配置されている層よりも下方にある。したがって、部分10AHが部分12AHよりも絶縁板5aに接近した位置に配置される。同様に正極電極10bの構成部分の中の絶縁板5bに対して平行な部分(部分10BH)と、負極電極12bの構成部分の中の絶縁板5bに対して平行な部分(部分12BH)とでは、鉛直方向から見たときに重畳されて配置されている。部分10BHが配置されている層が、部分12BHが配置されている層よりも下方にある。したがって、部分10BHが部分12BHよりも絶縁板5bに接近した位置に配置される。実施の形態4では、部分10AH、部分10BHを近接電極部分ということにする。
【0072】
図20のその他の構成は、図1の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【0073】
実施の形態4に示す半導体モジュール104の、ターンオン時の動作について、図23を用いて説明する。実施の形態1と同様に、半導体スイッチング素子2a,2bに着目して説明する。
【0074】
実施の形態4においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、実施の形態1と同様に、半導体モジュールをターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのゲート−エミッタ間電圧Veaは、半導体スイッチング素子2bのゲート−エミッタ間電圧Vebよりも低くなり、Vea<Vebとなる。
【0075】
以上の点を考慮し、実施の形態4においては、図24に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、ゲート制御ワイヤ61aおよびゲート制御ワイヤ61bを流れる電流の向き(x軸の正方向)とが同一方向となる。さらに、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離をAa、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離をAbとした場合、Aa<Abとなるように配置する。
【0076】
図25および図26は、実施の形態4の正極電極10a,10bの主電流の電流経路を表わす図である。
【0077】
図25および図26において、太線で示すように、正極電極10aの主電流の電流経路は、正極電極10aの端子92aから正極電極接合部11aまでの経路である。正極電極10aに含まれる近接電極部分10AHは、対称線OAに対して対称構造である。そのため、近接電極部分10AHの中心線である対称線OAにおいて最も電流密度が高くなる。正極電極10aの近接電極部分10AHにおいて電流密度が最も高くなる箇所を近接電極部分10AHの主電流の電流経路Xaとする。正極電極10bの主電流の電流経路は、正極電極10bの端子92bから正極電極接合部11bまでの経路である。正極電極10bに含まれる近接電極部分10BHは、対称線OBに対して対称構造である。そのため、近接電極部分10BHの中心線である対称線OBにおいて最も電流密度が高くなる。正極電極10bの近接電極部分10BHにおいて電流密度が最も高くなる箇所を近接電極部分10BHの主電流の電流経路Xbとする。
【0078】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bをこのように配置したことにより、正極電極10aの近接電極部分10AHの電流経路Xaを通流する主電流の時間変化によってゲート制御ワイヤ61a,61bを磁束が鎖交すると、半導体スイッチング素子2aのゲート制御ワイヤ61aには誘導起電力Ga、半導体スイッチング素子2bのゲート制御ワイヤ61bには誘導起電力Gbが発生する。このときの誘導起電力Ga,Gbは、半導体スイッチング素子2a,2bのゲートよりもゲートパターン6の方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、近接電極部分10AHの電流経路Xaを通流する主電流から半導体スイッチング素子2a,2bのゲート制御ワイヤまでの距離が近いほど大きくなる。したがって、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61b上に発生する誘導起電力はGa>Gbとなる。
【0079】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを接続するゲートパターン6と近接電極部分10AHの電流経路Xaとは直交しているため、ゲートパターン6上には誘導起電力は発生しない。そのため、ゲートパターン6上は同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは半導体スイッチング素子2bのゲート電位Vgbよりも低くなり、Vga<Vgbとなる。
【0080】
したがって、図27に示すように、半導体スイッチング素子2a,2b間のエミッタ側インダクタンス差により生じたゲート−エミッタ間電圧の差(Veb−Vea)を低減するように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bに発生する誘導起電力に差(Ga−Gb)が生じる。その結果、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差(Veb−Vea)が小さくなり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0081】
以上のように本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、余分な電流を流すことがなくなるので、エネルギー消費量を削減することができる。
【0082】
実施の形態5.
図28は、実施の形態5による半導体モジュール105の内部配線構造を示す斜視図である。図29は、電極部を除いた実施の形態5の半導体モジュール105の上面図である。
【0083】
実施の形態5の半導体モジュール105は、エミッタ制御パターンおよびエミッタ制御ワイヤをさらに含む点で実施の形態4の半導体モジュール104と異なる。半導体スイッチング素子2a,2b,2c,2dを制御するためのエミッタ制御電極40は、エミッタ制御パターン7に接続される。エミッタ制御パターン7と半導体スイッチング素子2a,2b,2c,2dのエミッタは、エミッタ制御ワイヤ71a、71b、71c、71dによって接続される。図28図29のその他の構成は、図20図21の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【0084】
実施の形態5に示す半導体モジュール105の、ターンオン時の動作について、図30を用いて説明する。実施の形態1と同様に、半導体スイッチング素子2a,2bに着目して説明する。
【0085】
実施の形態5においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、実施の形態1と同様に、半導体モジュールをターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのゲート−エミッタ間電圧Veaは、半導体スイッチング素子2bのゲート−エミッタ間電圧Vebよりも低くなり、Vea<Vebとなる。
【0086】
以上の点を考慮し、実施の形態5においては、図31に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bおよびエミッタ制御ワイヤ71a,71bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、ゲート制御ワイヤ61a,61bを流れる電流の向き(x軸の正方向)とが同一方向となる。また、近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、エミッタ制御ワイヤ71a,71bを流れる電流の向き(x軸の正方向)とが逆方向となる。
【0087】
さらに、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離をAa、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタ制御ワイヤ71aまでの距離をCa、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離をAb、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタ制御ワイヤ71bまでの距離をCbとする。ここで、Aa<Abとなるように配置する。
【0088】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bおよびエミッタ制御ワイヤ71a,71bをこのように配置したことにより、正極電極10aの近接電極部分10AHの電流経路Xaを通流する主電流の時間変化によってゲート制御ワイヤ61a,61bおよびエミッタ制御ワイヤ71a,71bを磁束が鎖交すると、半導体スイッチング素子2aのゲート制御ワイヤ61aには誘導起電力Ga、エミッタ制御ワイヤ71aには誘導起電力Esa、半導体スイッチング素子2bのゲート制御ワイヤ61bには誘導起電力Gb、エミッタ制御ワイヤ71bには誘導起電力Esbが発生する。このとき誘導起電力Ga、Gbは、半導体スイッチング素子2a,2bのゲートよりもゲートパターン6の方が電位が高くなるように発生し、誘導起電力Esa,Esbは、半導体スイッチング素子2a,2bのエミッタよりもエミッタ制御パターン7の方が電位が高くなるように発生する。このとき発生する誘導起電力は、正極電極10aの近接電極部分10AHの電流経路Xaを通流する主電流から半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61b、エミッタ制御ワイヤ71a,71bまでの距離が近いほど大きくなる。そのため、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61b上に発生する誘導起電力は、Ga>Gbとなる。
【0089】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを接続するゲートパターン6とエミッタ制御ワイヤ71a,71bを接続するエミッタ制御パターン7は、それそれ正極電極10aの近接電極部分10AHの電流経路Xaとは直交しているため、ゲートパターン6上およびエミッタ制御パターン7上には誘導起電力は発生しない。そのため、ゲートパターン6上の半導体スイッチング素子2a,2bのゲート制御ワイヤ接続部はほぼ同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは半導体スイッチング素子2bのゲート電位Vgbよりも高くなる。
【0090】
起電力Ga,Gbによって、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧が同等となった場合、半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bは、Ca=Cbとなるように配置すればよい。
【0091】
起電力Ga,Gbによって、(Veb−Vea)−(Vga−Vgb)>0となった場合、各半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bは、Ca>Cbとなるように配置すればよい。
【0092】
起電力Ga,Gbによって、(Veb−Vea)−(Vga−Vgb)<0となった場合、半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a,71bは、Ca<Cbとなるように配置すればよい。
【0093】
以上のように、本実施の形態によれば、エミッタ制御パターンおよびエミッタ制御ワイヤを有する半導体モジュールにおいても、各半導体スイッチング素子に流れる電流を同一にすることができる。
【0094】
実施の形態6.
図32は、実施の形態6による半導体モジュール106の内部配線構造を示す斜視図である。図33は、電極部を除いた実施の形態6の半導体モジュール106の上面図である。
【0095】
実施の形態6の半導体モジュール106は、半導体スイッチング素子2a,2dの位置が実施の形態4の半導体モジュール104と異なる。すなわち、半導体スイッチング素子2a,2dのx軸方向の位置は、半導体スイッチング素子2b,2cのx軸方向の位置と異なる。図32図33のその他の構成は、図20図21の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【0096】
実施の形態6に示す半導体モジュール106の、ターンオン時の動作について、図34を用いて説明する。実施の形態1と同様に、半導体スイッチング素子2a,2bに着目して説明する。
【0097】
実施の形態6においては、半導体スイッチング素子2aのエミッタワイヤ41aの長さは、半導体スイッチング素子2bのエミッタワイヤ41bの長さよりも短い。そのため、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子のエミッタ側インダクタンスをLa、半導体スイッチング素子のエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、半導体モジュール106をターンオンし、主電流が時間変化すると、半導体スイッチング素子2aのエミッタ電位Veaは、半導体スイッチング素子2bのエミッタ電位Vebよりも低くなり、Vea<Vebとなる。
【0098】
以上の点を考慮し、本実施の形態6においては、図35に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a、61bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、ゲート制御ワイヤ61a,61bを流れる電流の向き(x軸の正方向)とが同一方向となる。
【0099】
ゲート制御ワイヤ61aのうち、正極電極10aの近接電極部分10AHの主電流の電流経路Xaと平行になる部分の長さ(ゲート制御ワイヤ61aが電流経路Xaに平行な場合は、ゲート制御ワイヤ61aの長さ)をDaとする。ゲート制御ワイヤ61bのうち、正極電極10aの近接電極部分10AHの主電流の電流経路Xaと平行になる部分の長さ(ゲート制御ワイヤ61bが電流経路Xaに平行な場合は、ゲート制御ワイヤ61bの長さ)をDbとする。Da>Dbとなるようにゲート制御ワイヤ61a,61bを半導体スイッチング素子2a,2bのゲートに接続する。
【0100】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bをこのように配置したことにより、正極電極10a近接電極部分10AHの電流経路Xaを通流する主電流の時間変化によってゲート制御ワイヤ61a,61bを磁束が鎖交すると、半導体スイッチング素子2aのゲート制御ワイヤ61aには誘導起電力Ga、半導体スイッチング素子2bのゲート制御ワイヤ61bには誘導起電力Gbが発生する。このときの誘導起電力Ga,Gbは、半導体スイッチング素子2a,2bのゲートよりもゲートパターン6の方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、正極電極10aの近接電極部分10AHの主電流の電流経路Xaと平行になっている部分の長さが長いゲート制御ワイヤ61aほど大きくなる。そのため、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61b上に発生する誘導起電力はGa>Gbとなる。
【0101】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを接続するゲートパターン6と正極電極10aの近接電極部分10AHの主電流の電流経路Xaとは直交しているため、ゲートパターン6上には誘導起電力は発生しない。そのため、ゲートパターン6上は同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは半導体スイッチング素子2bのゲート電位Vgbよりも低くなり、Vga<Vgbとなる。
【0102】
したがって、図36に示すように、半導体スイッチング素子2a,2b間のエミッタ側インダクタンス差により生じたエミッタ電位差を低減するように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bに発生する誘導起電力Ga,Gbに差が生じるため、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差が小さくり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0103】
以上のように、本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができる。また、半導体スイッチング素子同士の間隔を空けることに、互いの発熱による熱干渉による温度上昇を抑制することができ、さらに信頼性を向上させることができる。
【0104】
実施の形態7.
図37は、実施の形態7による半導体モジュール107の内部配線構造を示す斜視図である。図38は、電極部を除いた実施の形態7の半導体モジュール107の上面図である。図37図38の構成は、図20図21の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【0105】
実施の形態7に示す半導体モジュール107の、ターンオン時の動作について、図39を用いて説明する。実施の形態1と同様に、半導体スイッチング素子2a,2bに着目して説明する。
【0106】
実施の形態7においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子のエミッタ側インダクタンスをLa、半導体スイッチング素子のエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、半導体モジュール107をターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのエミッタ電位Veaは、半導体スイッチング素子2bのエミッタ電位Vebよりも低くなり、Vea<Vebとなる。
【0107】
以上の点を考慮し、本実施の形態7においては、図40に示すように、半導体スイッチング素子2a,2bのエミッタワイヤ41a、41bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、エミッタワイヤ41a、41bを流れる電流の向き(x軸の正方向)とが同一方向となる。さらに、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタワイヤ41aまでの距離をBa、正極電極の近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタワイヤ41bまでの距離をBbとした場合、Ba<Bbとなるように、半導体スイッチング素子2a,2bを配置する。
【0108】
半導体スイッチング素子2a,2bのエミッタワイヤ41a,41bをこのように配置したことにより、正極電極10aを通流する電流の時間変化によってエミッタワイヤ41a,41bを磁束が鎖交すると、半導体スイッチング素子2aのエミッタワイヤ41aには誘導起電力Ea、半導体スイッチング素子2bのエミッタワイヤ41bには誘導起電力Ebが発生する。このときの誘導起電力Ea,Ebは、エミッタパターン4aよりも半導体スイッチング素子2a,2bのエミッタの方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、正極電極10aの近接電極部分10AHを通流する主電流の電流経路Xaから半導体スイッチング素子2a.2bのエミッタワイヤ41a,41bまでの距離が近いほど大きくなる。そのため、半導体スイッチング素子2a,2bのエミッタワイヤ41a,41b上に発生する誘導起電力はEa>Ebとなる。そのため、図41に示すように、半導体スイッチング素子2a,2bのエミッタ側インダクタンスの差により発生するエミッタ電位差を低減するように、半導体スイッチング素子2a,2bのエミッタワイヤ41a,41bに発生する誘導起電力Ea,Ebに差が生じるため、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差が小さくり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0109】
以上のように、本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、余分な電流を流すことがなくなるので、エネルギー消費量を削減することができる。
【0110】
実施の形態8.
図42は、実施の形態8による半導体モジュール108の内部配線構造を示す斜視図である。図43は、電極部を除いた実施の形態8の半導体モジュール108の上面図である。図44は、実施の形態8の半導体モジュール108の主要な構成の回路図である。
【0111】
図42を参照して、半導体モジュール108は、正極電極10a,10bと、負極電極12a,12bと、出力電極63とを備える。さらに、半導体モジュール108は、上アームについて、ゲート制御電極60と、エミッタ制御電極40と、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hと、ダイオードDa,Db,Dc,Ddとを備える。
【0112】
半導体スイッチング素子2a,2b,2c,2dは、正極電極10aと負極電極12aの間に並列接続される。半導体スイッチング素子2e,2f,2g,2hは、正極電極10bと負極電極12bの間に並列接続される。ダイオードDa,Db,Dc,Ddは、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hと並列に接続される。
【0113】
ゲート制御電極60は、ゲートパターン6に接続される。ゲート制御ワイヤ61a,61b,61c,61dは、ゲートパターン6の部分6aに接続され、ゲート制御ワイヤ61e,61f,61g,61hはゲートパターン6の部分6bに接続される。ゲート制御電極60は、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hのゲートを制御する。
【0114】
エミッタ制御電極40は、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hのエミッタを制御する。
【0115】
半導体モジュール108は、さらに、下アームについても、上アームと同様の構成を備える。図42には、下アーム用のゲート制御電極82、エミッタ制御電極81が示されている。以下では、上アームの素子に関して説明する。上アームと下アームとの構成が同じなので、下アームの構成の説明は繰り返さない。
【0116】
図42には、ベース板69と、正極電極10a,10bと、負極電極12a,12bと、絶縁板5と、出力電極63と、上アームのゲート制御電極60およびエミッタ制御電極40と、下アームのゲート制御電極82およびエミッタ制御電極81の3次元的な配置が示されている。
【0117】
図43において、ベース板69の長手方向をx軸方向とし、ベース板69の短手方向をy軸とする。IGBTチップ等からなる半導体スイッチング素子2a,2b,2c,2dは、絶縁板5に配置されたコレクタパターン3a上に配置される。半導体スイッチング素子2e,2f,2g,2hは、絶縁板5に配置されたコレクタパターン3b上に配置される。半導体スイッチング素子2a,2b,2c,2dのコレクタとコレクタパターン3aは、はんだ等により接続されている。半導体スイッチング素子2e,2f,2g,2hのコレクタとコレクタパターン3bは、はんだ等により接続されている。コレクタパターン3a,3bは絶縁板5上に配置される。
【0118】
エミッタパターン4と半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hのエミッタとは、エミッタワイヤ41a,41b,41c,41d,41e,41f,41g,41hによって接続される。エミッタパターン4は、絶縁板5上に配置される。
【0119】
半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hのエミッタ配線EMA,EMB,EMC,EMD,EME,EMF,EMG,EMHは、負極電極12と半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hのエミッタとを接続する配線である。エミッタ配線EMA,EMB,EMC,EMD,EME,EMF,EMG,EMHには、エミッタワイヤ41a,41b,41c,41d,41e,41f,41g,41hが含まれる。
【0120】
正極電極10aは、正極電極接合部11aを介して、コレクタパターン3aに接続される。正極電極10bは、正極電極接合部11bを介して、コレクタパターン3bに接続される。
【0121】
負極電極12aは、負極電極接合部65aを介して、逆アーム(下アーム)の半導体スイッチング素子のエミッタパターン9a,9bに接続される。負極電極12bは、負極電極接合部65aを介して、逆アーム(下アーム)の半導体スイッチング素子のエミッタパターン9b,9cに接続される。
【0122】
図42を参照して、ベース板69、絶縁板5に垂直で、絶縁板5が配置されている方向を鉛直方向(z軸方向)とする。
【0123】
正極電極10aの構成部分の中の絶縁板5に対して平行な部分(部分10AH)と、負極電極12aの構成部分の中の絶縁板5に対して平行な部分(部分12AH)とでは、鉛直方向から見たときに重畳されて配置されている。部分10AHが配置されている層が、部分12AHが配置されている層よりも下方にある。したがって、部分10AHが部分12AHよりも絶縁板5に接近した位置に配置される。実施の形態8では、部分10AHを近接電極部分ということにする。同様に、正極電極10bの構成部分の中の絶縁板5に対して平行な部分(部分10BH)と、負極電極12bの構成部分の中の絶縁板5に対して平行な部分(部分12BH)とでは、鉛直方向から見たときに重畳されて配置されている。部分10BHが配置されている層が、部分12BHが配置されている層よりも下方にある。したがって、部分10BHが部分12BHよりも絶縁板5に接近した位置に配置される。実施の形態8では、部分10BHを近接電極部分ということにする。
【0124】
図43を参照して、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hを制御するためのゲート制御電極60は、ゲートパターン6に接続される。ゲートパターン6と半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hの各ゲートとはゲート制御ワイヤ61a、61b、61c、61d,61e、61f、61g、61hによって接続される。
【0125】
さらに、半導体スイッチング素子2a,2b,2c,2d,2e,2f,2g,2hを制御するためのエミッタ制御電極40は、エミッタパターン4上に接続される。
【0126】
実施の形態8に示す半導体モジュール10Xの、ターンオン時の動作について、図45図48を用いて説明する。特に、絶縁板5上の主回路パターンおよび正極電極10と負極電極12は対称線Oで大凡線対称となっている。対称線OよりY軸方向に対し上の領域における絶縁板5上の主回路パターンおよび正極電極10と負極電極12は、対称線OXで大凡線対称となっている。対称線OよりY軸方向に下の領域における絶縁板5上の主回路パターンおよび正極電極10と負極電極12は、対称線OYで大凡線対称となっている。したがって、半導体スイッチング素子2a,2bに着目して説明する。
【0127】
実施の形態8において、負極電極12aと半導体スイッチング素子2aのエミッタとを接続するエミッタ配線EMAと、負極電極12aと半導体スイッチング素子2bのエミッタとを接続するエミッタ配線EMBの間で、配線長、配線幅、または配線長および配線幅の両方が異なる場合がある。そのような場合には、半導体スイッチング素子2a,2b間でエミッタ配線EMA,EMB上の寄生インダクタンス、すなわちエミッタ側インダクタンスに差異が生じる場合がある。
【0128】
図45に示すように、半導体スイッチング素子2bのエミッタから負極電極12aまでの経路と、半導体スイッチング素子2aのエミッタから負極電極12aまでの経路との間において、太矢印部で経路長差が生じる。したがって、半導体スイッチング素子2bのエミッタ側インダクタンスが半導体スイッチング素子2aのエミッタ側インダクタンスよりも大きくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。
【0129】
このとき、半導体モジュール101をターンオンすると、半導体スイッチング素子2a〜2hのゲートにパルス状の電圧が同時に印加され、正極電極10a,10bから負極電極12a,12bへ流れる電流i(以下、主電流ともいう)が時間的に変化する。つまり、電流変化di/dtが発生する。
【0130】
電流変化di/dtが生じると、半導体スイッチング素子2aのエミッタ側インダクタンスLaと電流変化di/dtとにより、半導体スイッチング素子2aのエミッタ配線EMAに誘導起電力Va=La×di/dtが生じる。また、半導体スイッチング素子2bのエミッタ側インダクタンスLbと電流変化di/dtとにより、半導体スイッチング素子2bのエミッタ配線EMBに誘導起電力Vb=Lb×di/dtが生じる。La<Lbの関係があるため、Va<Vbとなる。すなわち、半導体スイッチング素子2aのエミッタ電位Vea、半導体スイッチング素子2bのエミッタ電位Vebとすると、半導体スイッチング素子2a,2bのエミッタ配線EMA,EMB上に生じた誘導起電力の違いにより、VeaはVebよりも低くなり、Vea<Vebとなる。2つの半導体スイッチング素子2a,2b間でエミッタ電位に差が生じると、2つの半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の間に差異が生じるため、並列接続された半導体スイッチング素子2a,2bに流れる電流が不均一となる。
【0131】
以上の点を考慮し、実施の形態8においては、図46に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a、61bを接続するゲートパターン6の部分6aを、正極電極10aに含まれる近接電極部分10AHの主電流の電流経路Xaに対して平行かつ鉛直方向下向きに位置するように配置する。近接電極部分10AHの主電流の電流経路の電流の向き(x軸の正方向)と、部分6aを流れる電流の向き(x軸の正方向)とが同方向となる。
【0132】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bを接続するゲートパターン6の部分6aをこのように配置したことにより、正極電極10aの近接電極部分10AHの電流経路Xaを通流する主電流の時間変化によって部分6aを磁束が鎖交すると、部分6aには誘導起電力GXaが発生する。このときの誘導起電力GXaは、部分6aとゲート制御ワイヤ61aとの接続点よりも、部分6aとゲート制御ワイヤ61bとの接続点の方が電位が高くなるように発生する。
【0133】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bと負極電極10aの近接電極部分10AHの主電流の電流経路Xaとは直交しているため、ゲート制御ワイヤ61a,61b上には誘導起電力は発生しない。そのため、ゲート制御ワイヤ61a,61b上はほぼ同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは、半導体スイッチング素子2bのゲート電位Vgbよりも低くなり、Vga<Vgbとなる。
【0134】
したがって、図49に示すように、半導体スイッチング素子2a,2b間のエミッタ側インダクタンス差により生じたゲート−エミッタ間電圧の差(Veb−Vea)を低減するように、ゲートパターン6aに発生する誘導起電力GXaにより、ゲート制御ワイヤ61a,61bに差(Vgb−Vga)が生じる。その結果、半導体スイッチング素子2a,2bのゲート−エミッタ間電圧の差(Veb−Vea)が小さくなり、半導体スイッチング素子2aと2bに流れる電流が均等化する。
【0135】
上記において、正極電極10aの近接電極部分10AHの主電流の電流経路Xaの影響を考慮し、負極電極12aの主電流の電流経路の影響を考慮しなかったのは、鉛直方向の上方に積層されている電極の方が下方に積層されている電極よりもゲートパターンからの距離が離れるためである。すなわち、下方に積層されている電極によってゲートパターンに生じる誘電起電力に比べて、上方に積層されている電極によってゲートパターンへ生じる誘導起電力は、微小となるからである。
【0136】
以上のように本実施の形態によれば、各半導体スイッチング素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、余分な電流を流すことがなくなるので、エネルギー消費量を削減することができる。
【0137】
また、各半導体スイッチング素子の発熱を均一にすることにより、特定の半導体スイッチング素子のみが多く発熱することを回避することができるので、冷却構造が小さくて済み、減量化を図ることができるとともに、装置全体が小さく済むので、包装も小さくて済む。また装置自体が小さいので、廃棄する際ゴミも少なくて済み、従って環境に対しても優しいものとなる。
【0138】
実施の形態9.
本実施の形態は、上述した実施の形態1〜8にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態8として、三相のインバータに本発明を適用した場合について説明する。
【0139】
図50は、実施の形態9にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【0140】
図50に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
【0141】
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図42に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
【0142】
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【0143】
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子や各還流ダイオードは、上述した実施の形態のいずれかに相当する半導体モジュール202によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
【0144】
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体モジュール202に内蔵されていてもよいし、半導体モジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
【0145】
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【0146】
本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1〜7にかかる半導体モジュールを適用するため、大容量化(信頼性向上)を実現することができる。
【0147】
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
【0148】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【0149】
[各実施の形態で共通の変形例]
本発明は、上記の実施形態に限定されるものではなく、たとえば、以下のような変形例も含む。
【0150】
(1)半導体スイッチング素子の材料
半導体スイッチング素子の材料として、Si(シリコン)だけでなく、SiC(炭化ケイ素)、GaN(窒化ガリウム)、C(ダイヤモンド)などのワイドギャップ半導体を用いてもよい。ワイドギャップ半導体スイッチング素子は、高速スイッチングに適しており、高いdi/dtで動作可能である。
【0151】
しかしながら、従来技術では、ワイドギャップ半導体スイッチング素子の特性を活かして高速スイッチングをすると、L×di/dtによる誘導起電力が大きくなるため、半導体スイッチング素子間でのエミッタ電位のばらつきが顕著になり、半導体スイッチング素子間で電流が大きくばらつく。上記の実施形態のように、半導体スイッチング素子間のエミッタ電位差を低減するように、各ゲート配線、各エミッタ配線EMA、各エミッタ制御配線の少なくとも1つに誘導起電力を発生させることで、半導体スイッチング素子間で電流が均一化する、この結果、高速スイッチングに適したワイドギャップ半導体素子の特性を活かすことができる。
【0152】
(2)主電流の方向と、誘電起電力が発生するワイヤの方向について
たとえば、実施の形態1において、負極電極12の主電流の電流経路と、ゲート制御ワイヤは、平行かつ逆方向のときに最も効果が高いが、必須ではない。ゲート制御ワイヤを通流する電流のベクトルが、負極電極12を通流する主電流の電流経路と平行となる成分を有している(つまり、垂直でない)ものとすればよい。他の実施形態も同様である。
【0153】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。なお、上記の実施の形態では、ターンオン時の動作について説明したが、電流の向きを逆にすることでターンオフ時の動作でも同様の効果を得ることができる。すなわち、ターンオン時または、ターンオフ時のいずれのスイッチング動作時においても同様の効果を得ることができる。
【符号の説明】
【0154】
2a,2b,2c,2d 半導体スイッチング素子、3a,3b コレクタパターン、4a,4b,9a,9b エミッタパターン、5a,5b 絶縁板、6 ゲートパターン、7 エミッタ制御パターン、10,10a,10b 正極電極、11a,11b 正極電極接合部、12,12a,12b 負極電極、41a,41b,41c,41d エミッタワイヤ、61a,61b,61c,61d ゲート制御ワイヤ、60 ゲート制御電極、63 出力電極、65a,65b 負極電極接合部、69 ベース板、70 エミッタ制御電極、71a,71b,71c,71d エミッタ制御ワイヤ、81 エミッタ制御電極、82 ゲート制御電極、100 電源、200 電力変換装置、201 主変換回路、101〜108,202 半導体モジュール、203 制御回路、300 負荷、Da,Db,Dc,Dd ダイオード。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39
図40
図41
図42
図43
図44
図45
図46
図47
図48
図49
図50

【手続補正書】
【提出日】2019年8月28日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
絶縁板と、
正極電極と、
負極電極と、
前記絶縁板上に設けられ、前記正極電極と前記負極電極の間に並列に接続された第1の半導体スイッチング素子および第2の半導体スイッチング素子と、
前記第1の半導体スイッチング素子のゲートおよび前記第2の半導体スイッチング素子のゲートを制御するゲート制御電極と、
前記ゲート制御電極と接続されるゲートパターンと、
前記第1の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第1のゲート制御ワイヤと、
前記第2の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第2のゲート制御ワイヤと、
前記負極電極と接続されるエミッタパターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第1のエミッタワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第2のエミッタワイヤとを備え、
前記第1の半導体スイッチング素子のエミッタと前記負極電極とを接続する第1のエミッタ配線と、前記第2の半導体スイッチング素子のエミッタと前記負極電極とを接続する第2のエミッタ配線との間で、長さと幅の一方または両方が相違し、
スイッチング時において、前記相違に起因して生じる前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差を低減するように、前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方によって、前記第1のゲート制御ワイヤと前記第2のゲート制御ワイヤに、あるいは前記ゲートパターンに、あるいは前記第1のエミッタワイヤと前記第2のエミッタワイヤに誘導起電力を発生させる、半導体モジュール。
【請求項2】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと垂直ではない主電流の電流経路を有する、請求項1に記載の半導体モジュール。
【請求項3】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと平行である主電流の電流経路を有する、請求項2に記載の半導体モジュール。
【請求項4】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤを流れる電流の向きとが逆方向であり、
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項3に記載の半導体モジュール。
【請求項5】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤを流れる電流の向きとが同一方向であり、
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも前記近接電極部分の主電流の電流経路から遠い位置に配置される、請求項3に記載の半導体モジュール。
【請求項6】
前記第1の半導体スイッチング素子のエミッタおよび前記第2の半導体スイッチング素子のエミッタを制御するエミッタ制御電極と、
前記エミッタ制御電極と接続されるエミッタ制御パターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第1のエミッタ制御ワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第2のエミッタ制御ワイヤとをさらに備え、
前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方により前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤに誘導起電力を発生させ、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差と、前記第2のゲート制御ワイヤに発生する誘導起電力と前記第1のゲート制御ワイヤに発生する誘導起電力との差が等しい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離と、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離とが等しく、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差が、前記第2のゲート制御ワイヤに発生する誘導起電力と前記第1のゲート制御ワイヤに発生する誘導起電力との差よりも大きい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離が、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離よりも小さく、
前記スイッチング時の前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差が、前記第2のゲート制御ワイヤに発生する誘導起電力と前記第1のゲート制御ワイヤに発生する誘導起電力との差よりも小さい場合に、前記近接電極部分の主電流の電流経路と前記第1のエミッタ制御ワイヤとの間の距離が、前記近接電極部分の主電流の電流経路と前記第2のエミッタ制御ワイヤとの間の距離よりも大きい、請求項5に記載の半導体モジュール。
【請求項7】
前記第1のゲート制御ワイヤは、前記第2のゲート制御ワイヤよりも短い、請求項3に記載の半導体モジュール。
【請求項8】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のゲート制御ワイヤおよび前記第2のゲート制御ワイヤと直交し、かつ前記ゲートパターンと平行である主電流の電流経路を有する、請求項に記載の半導体モジュール。
【請求項9】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと垂直ではない主電流の電流経路を有する、請求項1に記載の半導体モジュール。
【請求項10】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと平行な主電流の電流経路を有する、請求項8に記載の半導体モジュール。
【請求項11】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤを流れる電流の向きとが逆方向であり、
前記第1のエミッタワイヤは、前記第2のエミッタワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項10に記載の半導体モジュール。
【請求項12】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタワイヤおよび前記第2のエミッタワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタワイヤおよび前記第2のエミッタワイヤを流れる電流の向きとが同一方向であり、
前記第1のエミッタワイヤは、前記第2のエミッタワイヤよりも前記近接電極部分の主電流の電流経路から遠い位置に配置される、請求項10に記載の半導体モジュール。
【請求項13】
絶縁板と、
正極電極と、
負極電極と、
前記絶縁板上に設けられ、前記正極電極と前記負極電極の間に並列に接続された第1の半導体スイッチング素子および第2の半導体スイッチング素子と、
前記第1の半導体スイッチング素子のゲートおよび前記第2の半導体スイッチング素子のゲートを制御するゲート制御電極と、
前記ゲート制御電極と接続されるゲートパターンと、
前記第1の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第1のゲート制御ワイヤと、
前記第2の半導体スイッチング素子のゲートと前記ゲートパターンとを接続する第2のゲート制御ワイヤと、
前記負極電極と接続されるエミッタパターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第1のエミッタワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタパターンとを接続する第2のエミッタワイヤと、
前記第1の半導体スイッチング素子のエミッタおよび前記第2の半導体スイッチング素子のエミッタを制御するエミッタ制御電極と、
前記エミッタ制御電極と接続されるエミッタ制御パターンと、
前記第1の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第1のエミッタ制御ワイヤと、
前記第2の半導体スイッチング素子のエミッタと前記エミッタ制御パターンとを接続する第2のエミッタ制御ワイヤとを備え、
前記第1の半導体スイッチング素子のエミッタと前記負極電極とを接続する第1のエミッタ配線と、前記第2の半導体スイッチング素子のエミッタと前記負極電極とを接続する第2のエミッタ配線との間で、長さと幅の一方または両方が相違し、
スイッチング時において、前記相違に起因して生じる前記第1の半導体スイッチング素子のエミッタ電位と前記第2の半導体スイッチング素子のエミッタ電位との差を低減するように、前記正極電極を流れる電流および前記負極電極を流れる電流の少なくとも一方によって、前記第1のエミッタ制御ワイヤと前記第2のエミッタ制御ワイヤに誘導起電力を発生させる、半導体モジュール。
【請求項14】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと垂直ではない主電流の電流経路を有する、請求項13に記載の半導体モジュール。
【請求項15】
前記正極電極および前記負極電極の少なくとも一方は、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと平行である主電流の電流経路を有する、請求項14に記載の半導体モジュール。
【請求項16】
前記スイッチング時に前記第1の半導体スイッチング素子のエミッタ電位が、前記第2の半導体スイッチング素子のエミッタ電位よりも大きくなり、
前記正極電極の構成部分の中の前記絶縁板に対して平行な部分と、前記負極電極の構成部分の中の前記絶縁板に対して平行な部分のうち、前記絶縁板に近い方を近接電極部分としたときに、
前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤと、前記近接電極部分の主電流の電流経路とが平行であり、
前記近接電極部分の主電流の電流経路の電流の向きと、前記第1のエミッタ制御ワイヤおよび前記第2のエミッタ制御ワイヤを流れる電流の向きとが方向であり、
前記第1のエミッタ制御ワイヤは、前記第2のエミッタ制御ワイヤよりも前記近接電極部分の主電流の電流経路に近い位置に配置される、請求項15に記載の半導体モジュール。
【請求項17】
前記第1の半導体スイッチング素子および前記第2の半導体スイッチング素子は、ケイ素よりもバンドギャップが広いワイドギャップ半導体で形成された自己消弧型半導体デバイスである、請求項1〜16のいずれか1項に記載の半導体モジュール。
【請求項18】
前記ワイドギャップ半導体は、炭化ケイ素、窒化ガリウム、およびダイヤモンドのうちのいずれか1つである、請求項17に記載の半導体モジュール。
【請求項19】
請求項1〜18のいずれか1項に記載の半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正の内容】
【0021】
半導体スイッチング素子2a,2b,2c,2dのエミッタ配線EMA,EMB,EMC,EMDは、負極電極12と半導体スイッチング素子2a,2b,2c,2dのエミッタとを接続する配線である。エミッタ配線EMA,EM,EMC,EMDには、エミッタワイヤ41a,41b,41c,41dが含まれる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0038
【補正方法】変更
【補正の内容】
【0038】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bをこのように配置したことにより、負極電極12の近接電極部分12Hの電流経路Yを通流する主電流の時間変化によってゲート制御ワイヤ61,61bを磁束が鎖交すると、半導体スイッチング素子2aのゲート制御ワイヤ61aには誘導起電力Ga、半導体スイッチング素子2bのゲート制御ワイヤ61bには誘導起電力Gbが発生する。このときの誘導起電力Ga,Gbは、ゲートパターン6よりも半導体スイッチング素子2a,2bのゲートの方が電位が高くなるように発生する。また、このとき発生する誘導起電力は、近接電極部分12Hの電流経路Yを通流する主電流から半導体スイッチング素子2a、2bのゲート制御ワイヤ61a,61bまでの距離が近いほど大きくなる。したがって、半導体スイッチング素子2a,2bに接続されるゲート制御ワイヤ61a,61b上に発生する誘導起電力はGa<Gbとなる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0041
【補正方法】変更
【補正の内容】
【0041】
上記において、負極電極12の近接電極部分12Hの主電流の電流経路Yの影響を考慮し、正極電極10の主電流の電流経路の影響を考慮しなかったのは、鉛直方向の上方に積層されている電極の方が下方に積層されている電極よりもゲート制御ワイヤからの距離が離れるためである。すなわち、下方に積層されている電極によってゲート制御ワイヤに生じる誘導起電力に比べて、上方に積層されている電極によってゲート制御ワイヤへ生じる誘導起電力は、微小となるからである。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0046
【補正方法】変更
【補正の内容】
【0046】
実施の形態1では、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a、61bを、負極電極12の近接電極部分12Hの主電流の電流経路Yに対して平行となるように配置し、かつ、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離が、近接電極部分12Hの主電流の電流経路Yから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離よりも長くした。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0059
【補正方法】変更
【補正の内容】
【0059】
以上の点を考慮し、実施の形態3においては、図16に示すように、半導体スイッチング素子2a,2bのエミッタ制御ワイヤ71a、71bを、正極電極10の近接電極部分10Hの主電流の電流経路Xに対して平行となるように配置する。近接電極部分10Hの電流経路Xの主電流の向き(x軸の正方向)と、エミッタ制御ワイヤ71aおよびエミッタ制御ワイヤ71bを流れる電流の向き(x軸の方向)とが逆方向となる。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0086
【補正方法】変更
【補正の内容】
【0086】
以上の点を考慮し、実施の形態5においては、図31に示すように、半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bおよびエミッタ制御ワイヤ71a,71bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、ゲート制御ワイヤ61a,61bを流れる電流の向き(x軸の正方向)とが同一方向となる。また、近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、エミッタ制御ワイヤ71a,71bを流れる電流の向き(x軸の方向)とが逆方向となる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0087
【補正方法】変更
【補正の内容】
【0087】
さらに、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのゲート制御ワイヤ61aまでの距離をAa、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタ制御ワイヤ71aまでの距離をCa、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2bのゲート制御ワイヤ61bまでの距離をAb、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2のエミッタ制御ワイヤ71bまでの距離をCbとする。ここで、Aa<Abとなるように配置する。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0097
【補正方法】変更
【補正の内容】
【0097】
実施の形態6においては、半導体スイッチング素子2aのエミッタワイヤ41aの長さは、半導体スイッチング素子2bのエミッタワイヤ41bの長さよりも短い。そのため、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、半導体モジュール106をターンオンし、主電流が時間変化すると、半導体スイッチング素子2aのエミッタ電位Veaは、半導体スイッチング素子2bのエミッタ電位Vebよりも低くなり、Vea<Vebとなる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0106
【補正方法】変更
【補正の内容】
【0106】
実施の形態7においても、実施の形態1と同様に、半導体スイッチング素子2aのエミッタ側インダクタンスが半導体スイッチング素子2bのエミッタ側インダクタンスよりも小さくなる。すなわち、半導体スイッチング素子2aのエミッタ側インダクタンスをLa、半導体スイッチング素子2bのエミッタ側インダクタンスをLbとすると、La<Lbとなる。このとき、半導体モジュール107をターンオンし、主回路電流が時間変化すると、半導体スイッチング素子2aのエミッタ電位Veaは、半導体スイッチング素子2bのエミッタ電位Vebよりも低くなり、Vea<Vebとなる。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0107
【補正方法】変更
【補正の内容】
【0107】
以上の点を考慮し、本実施の形態7においては、図40に示すように、半導体スイッチング素子2a,2bのエミッタワイヤ41a、41bを、正極電極10aの近接電極部分10AHの主電流の電流経路Xaに対して平行となるように配置する。近接電極部分10AHの電流経路Xaの主電流の向き(x軸の正方向)と、エミッタワイヤ41a、41bを流れる電流の向き(x軸の正方向)とが同一方向となる。さらに、正極電極10aの近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2aのエミッタワイヤ41aまでの距離をBa、正極電極の近接電極部分10AHの主電流の電流経路Xaから半導体スイッチング素子2のエミッタワイヤ41bまでの距離をBbとした場合、Ba<Bbとなるように、半導体スイッチング素子2a,2bを配置する。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0121
【補正方法】変更
【補正の内容】
【0121】
負極電極12aは、負極電極接合部65aを介して、逆アーム(下アーム)の半導体スイッチング素子のエミッタパターン9a,9bに接続される。負極電極12bは、負極電極接合部65を介して、逆アーム(下アーム)の半導体スイッチング素子のエミッタパターン9b,9cに接続される。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0133
【補正方法】変更
【補正の内容】
【0133】
半導体スイッチング素子2a,2bのゲート制御ワイヤ61a,61bと正極電極10aの近接電極部分10AHの主電流の電流経路Xaとは直交しているため、ゲート制御ワイヤ61a,61b上には誘導起電力は発生しない。そのため、ゲート制御ワイヤ61a,61b上はほぼ同電位となる。したがって、半導体スイッチング素子2aのゲート電位Vgaは、半導体スイッチング素子2bのゲート電位Vgbよりも低くなり、Vga<Vgbとなる。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0135
【補正方法】変更
【補正の内容】
【0135】
上記において、正極電極10aの近接電極部分10AHの主電流の電流経路Xaの影響を考慮し、負極電極12aの主電流の電流経路の影響を考慮しなかったのは、鉛直方向の上方に積層されている電極の方が下方に積層されている電極よりもゲートパターンからの距離が離れるためである。すなわち、下方に積層されている電極によってゲートパターンに生じる誘導起電力に比べて、上方に積層されている電極によってゲートパターンへ生じる誘導起電力は、微小となるからである。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】0138
【補正方法】変更
【補正の内容】
【0138】
実施の形態9.
本実施の形態は、上述した実施の形態1〜8にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態として、三相のインバータに本発明を適用した場合について説明する。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】0141
【補正方法】変更
【補正の内容】
【0141】
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図50に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】0146
【補正方法】変更
【補正の内容】
【0146】
本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1〜にかかる半導体モジュールを適用するため、大容量化(信頼性向上)を実現することができる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】0152
【補正方法】変更
【補正の内容】
【0152】
(2)主電流の方向と、誘導起電力が発生するワイヤの方向について
たとえば、実施の形態1において、負極電極12の主電流の電流経路と、ゲート制御ワイヤは、平行かつ逆方向のときに最も効果が高いが、必須ではない。ゲート制御ワイヤを通流する電流のベクトルが、負極電極12を通流する主電流の電流経路と平行となる成分を有している(つまり、垂直でない)ものとすればよい。他の実施形態も同様である。
【国際調査報告】