特表2018-524667(P2018-524667A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2018-524667量子コンピューティング・デバイスのための組立体およびその構成方法
<>
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000003
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000004
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000005
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000006
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000007
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000008
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000009
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000010
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000011
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000012
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000013
  • 特表2018524667-量子コンピューティング・デバイスのための組立体およびその構成方法 図000014
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2018-524667(P2018-524667A)
(43)【公表日】2018年8月30日
(54)【発明の名称】量子コンピューティング・デバイスのための組立体およびその構成方法
(51)【国際特許分類】
   G06N 99/00 20100101AFI20180803BHJP
   H01L 39/22 20060101ALI20180803BHJP
【FI】
   G06N99/00 120
   H01L39/22 C
【審査請求】未請求
【予備審査請求】未請求
【全頁数】28
(21)【出願番号】特願2017-559058(P2017-559058)
(86)(22)【出願日】2016年6月8日
(85)【翻訳文提出日】2017年11月10日
(86)【国際出願番号】IB2016053348
(87)【国際公開番号】WO2016199029
(87)【国際公開日】20161215
(31)【優先権主張番号】14/737,707
(32)【優先日】2015年6月12日
(33)【優先権主張国】US
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
(74)【代理人】
【識別番号】100108501
【弁理士】
【氏名又は名称】上野 剛史
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】チャウ、ジェリー、モイ
(72)【発明者】
【氏名】ガンベッタ、ジェイ
(72)【発明者】
【氏名】ロズウェル、メアリー、ベス
(72)【発明者】
【氏名】ローゼン、ジェームズ
【テーマコード(参考)】
4M113
【Fターム(参考)】
4M113AA44
4M113BA11
4M113BA15
4M113BA21
4M113BC26
4M113CA13
4M113CA16
(57)【要約】
【課題】 スケーラブルな量子コンピューティングのための垂直集積超伝導量子ビット・デバイスのモジュラーアレイを提供すること。
【解決手段】 本発明は、量子コンピューティング・デバイスのための組立体に関する。量子バス平面は、凹部の第1の組を含む。読出し平面は、凹部の第2の組を含む。ブロックは、凹部の第1の組が凹部の第2の組と対向するように、読出し平面を量子バス平面と向かい合わせに保持するように位置決めされる。複数の量子ビットチップが含まれ、その各々は、凹部の第1の組の中に位置決めされる第1の端と、凹部の第2の組の中に位置決めされる第2の端とを有する。
【選択図】 図1
【特許請求の範囲】
【請求項1】
量子コンピューティング・デバイスのための組立体であって、
凹部の第1の組を含む量子バス平面と、
凹部の第2の組を含む読出し平面と、
前記凹部の第1の組が前記凹部の第2の組と対向するように、前記読出し平面を前記量子バス平面と向かい合わせに保持するように位置決めされたブロックと、
前記凹部の第1の組の中に位置決めされた第1の端と、前記凹部の第2の組の中に位置決めされた第2の端とを各々が有する、複数の量子ビットチップと、
を備えた、組立体。
【請求項2】
前記複数の量子ビットチップは、前記凹部の第1の組及び前記凹部の第2の組の両方の中に位置決めされることによって、長さ方向に垂直に延びる、請求項1に記載の組立体。
【請求項3】
前記凹部の第1の組は、前記複数の量子ビットチップの前記第1の端を前記読出し平面内に保持し、
前記凹部の第2の組は、前記複数の量子ビットチップの前記第2の端を前記量子バス平面内に保持する、
請求項1又は請求項2に記載の組立体。
【請求項4】
前記複数の量子ビットチップの前記第1の端は、前記第2の端と対向する、前記請求項のいずれかに記載の組立体。
【請求項5】
前記ブロックが超伝導材料で作られた、前記請求項のいずれかに記載の組立体。
【請求項6】
前記量子バス平面は、基板の上に相互接続配線を有する基板を備え、前記相互接続配線は、複数の結合バス共振器を介して前記複数の量子ビットチップを接続する、前記請求項のいずれかに記載の組立体。
【請求項7】
前記読出し平面は、基板上にファンアウト配線を有する基板を備え、前記ファンアウト配線は、前記複数の量子ビットチップの各々を回路基板に個々に接続する、前記請求項のいずれかに記載の組立体。
【請求項8】
前記回路基板は、前記複数の量子ビットチップの各々を複数のコネクタに1対1の関係で個々に接続する、請求項7に記載の組立体。
【請求項9】
前記ブロックは、第1の組立コーム及び第2の組立コームを受け入れて交差を形成するように構成され、前記第1及び第2の組立コームの前記交差は、前記複数の量子ビットチップを個々に受け入れる複数のスロットを形成する、前記請求項のいずれかに記載の組立体。
【請求項10】
前記複数のスロットは、前記複数の量子ビットチップを垂直位置で機械的に保持する、請求項9に記載の組立体。
【請求項11】
量子コンピューティング・デバイスのための組立体であって、
底部分と上部分とブロックとを有する筐体として構成され、前記ブロックが前記上部と前記下部とを接続する、ハウジングと、
凹部の第1の組を含む量子バス平面と、
凹部の第2の組を含む読出し平面と、
を備え、
前記ブロックは、前記凹部の第1の組が前記凹部の第2の組と対向するように、前記読出し平面を前記量子バス平面と向かい合わせに位置決めするように構成され、
前記組立体は、前記凹部の第1の組の中に位置決めされた第1の端と、前記凹部の第2の組の中に位置決めされた第2の端とを各々が有する、複数の量子ビットチップを備える、
組立体。
【請求項12】
前記ハウジングは、読出し平面ハウジングスロットを含み、該スロットを貫通して前記読出し平面が延びる、請求項11に記載の組立体。
【請求項13】
前記読出し平面は、前記読出し平面ハウジングスロットを貫通して延びて回路基板に接続し、前記回路基板は、複数のコネクタに接続する、請求項12に記載の組立体。
【請求項14】
前記読出し平面に圧力をかける押込み機構をさらに備え、前記読出し平面にかかる前記圧力は、前記複数の量子ビットチップを前記量子バス平面に押しつける、請求項11から請求項13までのいずれかに記載の組立体。
【請求項15】
前記押込み機構は、
前記読出し平面上に位置決めされたプッシャ・ブロックと、
前記プッシャ・ブロックに当接して下方に押し下げるばね機構と
を備え、前記ハウジングの前記上部分が、前記ばね機構に上方から圧縮力をかける、請求項14に記載の組立体。
【請求項16】
量子コンピューティング・デバイスのための組立体を構成する方法であって、
凹部の第1の組を有する量子バス平面及び凹部の第2の組を有する読出し平面を準備することと、
前記凹部の第1の組が前記凹部の第2の組と対向するように、ブロック内で前記読出し平面を前記量子バス平面と向かい合わせに位置決めすることと、
複数の量子ビットチップを前記ブロック内に設置することであって、前記複数の量子ビットチップの各々が、前記凹部の第1の組の中に位置決めされる第1の端と、前記凹部の第2の組の中に位置決めされる第2の端とを有する、設置することと、
を含む、方法。
【請求項17】
前記複数の量子ビットチップは、前記凹部の第1の組及び前記凹部の第2の組の両方の中に位置決めされることによって、長さ方向に垂直に延びる、請求項16に記載の方法。
【請求項18】
前記凹部の第1の組は、前記複数の量子ビットチップの前記第1の端を前記読出し平面内に保持し、
前記凹部の第2の組は、前記複数の量子ビットチップの前記第2の端を前記量子バス平面内に保持し、
前記複数の量子ビットチップの前記第1の端は、前記第2の端と対向する、
請求項16又は請求項17に記載の方法。
【請求項19】
前記量子バス平面は、基板の上に相互接続配線を有する基板を備え、前記相互接続配線は、複数の結合バス共振器を介して前記複数の量子ビットチップを接続する、請求項16から請求項18までのいずれかに記載の方法。
【請求項20】
前記読出し平面は、基板上にファンアウト配線を有する基板を備え、前記ファンアウト配線は、前記複数の量子ビットチップの各々を回路基板に個々に接続し、
前記回路基板は、前記複数の量子ビットチップの各々を複数のコネクタに1対1の関係で個々に接続する、
請求項16から請求項19までのいずれかに記載の方法。
【請求項21】
前記ブロックは、第1の組立コーム及び第2の組立コームを受け入れて交差を形成するように構成され、前記第1及び第2の組立コームの前記交差は、前記複数の量子ビットチップを個々に受け入れる複数のスロットを形成し、
前記複数のスロットは、前記複数の量子ビットチップを垂直位置で機械的に保持する、
請求項16から請求項20までのいずれかに記載の方法。
【請求項22】
量子コンピューティング・デバイスのための組立体を構成する方法であって、
底部分と上部分とブロックとを有する筐体として構成され、前記ブロックが前記上部分と前記下部分とを接続する、ハウジングを準備することと、
凹部の第1の組を含む量子バス平面及び凹部の第2の組を含む読出し平面を準備することと、
前記凹部の第1の組が前記凹部の第2の組と対向するように、ブロック内で前記読出し平面を前記量子バス平面と向かい合わせに組み立てることと、
複数の量子ビットチップを前記ブロック内に設置することであって、前記複数の量子ビットチップの各々が、前記凹部の第1の組の中に位置決めされる第1の端と、前記凹部の第2の組の中に位置決めされる第2の端とを有する、設置することと、
を含む、方法。
【請求項23】
前記ハウジングは、読出し平面ハウジングスロットを含み、該スロットを貫通して前記読出し平面が延び、
前記読出し平面は、前記読出し平面ハウジングスロットを貫通して延びて回路基板に接続し、前記回路基板は、複数のコネクタに接続する、
請求項22に記載の方法。
【請求項24】
前記ハウジングは、前記読出し平面に圧力をかける押込み機構を含み、前記読出し平面にかかる前記圧力は、前記複数の量子ビットチップを前記量子バス平面に押しつける、請求項22又は請求項23に記載の方法。
【請求項25】
前記押込み機構は、
前記読出し平面上に位置決めされたプッシャ・ブロックと、
前記プッシャ・ブロックに当接して下方に押し下げるばね機構と
を備え、前記ハウジングの前記上部分が、前記ばね機構に上方から圧縮力をかける、請求項24に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子コンピューティングに関し、より詳細には、スケーラブルな量子コンピューティングのための垂直集積超伝導量子ビット・デバイスのモジュラーアレイに関する。
【背景技術】
【0002】
回路量子電磁力学(circuit quantum electrodynamics)と呼ばれる1つの手法において、量子コンピューティングは、量子情報を操作し及び格納するための量子ビット(qubit)と呼ばれる能動的な超伝導デバイスと、量子ビット間の相互作用を読み出し及び促進するための共振器(例えば、二次元(2D)平面導波路として、又は三次元(3D)マイクロ波空胴として)とを使用する。各超伝導量子ビットは、1つ又は複数のジョセフソン接合を含み、これは接合と並列なキャパシタで分流される。量子ビットは、2D又は3Dマイクロ波空胴に容量結合される。量子ビットに関連付けられたエネルギーは、ジョセフソン接合のまわりの電磁場内、特に相対的により大きい分流キャパシタンス構造の近傍に存在する。今日まで、主たる焦点は、量子ビットがデコヒーレンスに至って情報が失われるまえに計算(すなわち操作及び読出し)を行うことを可能にするために量子ビットの寿命を改善することに向けられてきた。現在、超伝導量子ビットのコヒーレンス時間は、100ミリ秒ほどの長さにすることができており、コヒーレンス時間を延長する努力が行われている。コヒーレンス時間の延長に関する研究の1つの分野は、量子ビットが含まれる薄膜の鋭い角部及び縁部の近傍などの比較的電磁場エネルギー密度が高い領域から、損失が大きい材料を排除することに焦点を定めている。こうした材料は、量子ビットの近傍において、2準位系(two−level system)(TLS)として知られる欠陥をサポートする不完全性を含み得る。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の目的は、スケーラブルな量子コンピューティングのための垂直集積超伝導量子ビット・デバイスのモジュラーアレイを提供することである。
【課題を解決するための手段】
【0004】
1つの実施形態によれば、量子コンピューティング・デバイスのための組立体が提供される。組立体は、凹部の第1の組を含む量子バス平面と、凹部の第2の組を含む読出し平面と、凹部の第1の組が凹部の第2の組と対向するように、読出し平面を量子バス平面と向かい合わせに保持するように位置決めされたブロックとを含む。また、組立体は、複数の量子ビットチップを含み、その各々は、凹部の第1の組の中に位置決めされる第1の端と、凹部の第2の組の中に位置決めされる第2の端とを有する。
【0005】
1つの実施形態によれば、量子コンピューティング・デバイスのための組立体が提供される。組立体は、底部分と、上部分と、ブロックとを有する筐体として構成されたハウジングを含み、ブロックは上部分と下部分とを接続する。組立体は、凹部の第1の組を含む量子バス平面と、凹部の第2の組を含む読出し平面とを含む。ブロックは、凹部の第1の組が凹部の第2の組と対向するように、読出し平面を量子バス平面と向かい合わせに位置決めするように構成される。また、組立体は、複数の量子ビットチップを含み、その各々は、凹部の第1の組の中に位置決めされた第1の端と、凹部の第2の組の中に位置決めされた第2の端とを有する。
【0006】
1つの実施形態によれば、量子コンピューティング・デバイスのための組立体を構成する方法が提供される。この方法は、底部分と上部分とブロックとを有する筐体として構成されたハウジングを準備することを含み、ここでブロックは、上部分と下部分とを接続する。この方法は、凹部の第1の組を含む量子バス平面及び凹部の第2の組を含む読出し平面を準備することと、凹部の第1の組が凹部の第2の組と対向するように、ブロック内で読出し平面を量子バス平面と向かい合わせに組み立てることと、を含む。また、方法は、複数の量子ビットチップをブロック内に設置することを含み、ここで複数の量子ビットチップの各々は、凹部の第1の組の中に位置決めされる第1の端と、凹部の第2の組の中に位置決めされる第2の端とを有する。
【0007】
1つ又は複数の実施形態において、複数の量子ビットチップは、凹部の第1の組及び凹部の第2の組の両方の中に位置決めされることによって、長さ方向に垂直に延びる。凹部の第1の組は、複数の量子ビットチップの前記第1の端を量子バス平面内に保持し、凹部の第2の組は、複数の量子ビットチップの第2の端を読出し平面内に保持する。
【0008】
1つ又は複数の実施形態において、複数の量子ビットチップの第1の端は、第2の端と対向する。1つ又は複数の実施形態において、ブロックは、超伝導材料で作られる。
【0009】
1つ又は複数の実施形態において、量子バス平面は、基板の上に相互接続配線を有する基板を備え、相互接続配線は、複数の結合バス共振器を介して複数の量子ビットチップを接続する。
【0010】
1つ又は複数の実施形態において、読出し平面は、基板上にファンアウト配線を有する基板を備え、ファンアウト配線は、複数の量子ビットチップの各々を回路基板に個々に接続する。回路基板は、複数の量子ビットチップを複数のコネクタに1対1の関係で個々に接続する。
【0011】
1つ又は複数の実施形態において、ブロックは、第1の組立コーム及び第2の組立コームを受け入れて交差を形成するように構成され、第1及び第2の組立コームの交差は、複数の量子ビットチップを個々に受け入れる複数のスロットを形成する。複数のスロットは、複数の量子ビットチップを垂直位置で機械的に保持する。
【0012】
付加的な特徴及び利点は、本発明の技術を通じて実現される。本発明の他の実施形態及び態様は、本明細書で詳細に説明され、特許請求される発明の一部とみなされる。本発明を利点及び特徴と共により良く理解するために、説明及び図面を参照する。
【0013】
本発明とみなされる主題は、本明細書の結論部にある特許請求の範囲において具体的に指摘され明確に特許請求される。本発明の上記及び他の特徴並びに利点は、添付の図面との関連で解釈される以下の詳細な説明から明らかである。
【図面の簡単な説明】
【0014】
図1】実施形態による垂直集積超伝導量子ビットチップのモジュラーアレイの一部の透視図を示す模式図である。
図2】実施形態による量子バス平面を示す模式図である。
図3】実施形態による読出し平面を倒立図で示した模式図である。
図4】実施形態による量子ビットチップの一例の模式図である。
図5図5から図10までは、実施形態による垂直集積超伝導量子ビットチップのモジュラーアレイのための組立体及びパッケージング技術を示す。図5は、ブロックのための組立コームを示す、組立体の模式図である。
図6】超伝導量子ビットチップを配向するためのスロットを形成する所定位置の組立コームを示す、組立体の模式図である。
図7】組立コームによって形成されたスロット内の超伝導量子ビットチップの設置を示す、組立体の模式図である。
図8】ブロック内の読出し平面の設置を示す、組立体の模式図である。
図9】ブロックの下方を示す、組立体の模式図である。
図10】超伝導量子ビットチップを保持するために圧力をかけるプッシャ・ブロックを示す、組立体の模式図である。
図11】実施形態による組立体を構成する方法である。
図12】実施形態による組立体を構成する方法である。
【発明を実施するための形態】
【0015】
超伝導ジョセフソン接合に基づく量子ビットは、フォールト・トレラントな量子コンピューティングのための有望な候補である。固体技術なので、これは常に、既存の集積技術による、より簡単なスケーラビリティの可能性を有してきた。超伝導回路及びデバイスの製作は、高密度の量子ビットを有する量子集積プロセッサをもたらすことが可能な周知のリソグラフィ法を活用することができる。さらに、超伝導量子ビットは、マイクロ波周波数レジメで動作し、量子ビット、及びシステム内に存在し得るその他の要素を全て電気的に制御することを可能にする。その他の要素として、マイクロ波共振器、能動フィルタ、量子制限増幅器(quantum−limited amplifier)等を挙げることができる。
【0016】
近年注目を集めている最新のフォールト・トレラントな量子コンピューティング・アーキテクチャは、表面コード(surface code)である。表面コードにおいて、量子ビットは、最近接相互作用のみが要求される格子状に配置される。超伝導量子ビットの場合、表面コードは、最近接格子内に複数の量子ビットを定めるので、魅力的な将来的道筋である。さらに、表面コードに対して要求される誤り閾値は、現在のレベルのコヒーレンスを有する超伝導量子ビットで手が届く範囲内にある。超伝導量子ビットによる表面コードを実現するための最新技術における1つの具体的な物理的提案は、歪対称レイアウトである。この格子において、各超伝導量子ビットは、2つの別個の連結バス共振器に結合される。超伝導量子ビットとマイクロ波共振器とを結合することは、回路量子電磁力学(cQED)として知られている。マイクロ波共振器は、典型的には平面ストリップ線路共振器として定義されるが、三次元(3D)導波路空胴内のモードとすることもできる。
【0017】
多数の超伝導量子ビット及びストリップ線路共振器の大型格子をリソグラフ的に設計することは単純であるように思われるかもしれないが、すべての共振器モード及びすべての量子ビットが一緒に望み通りに働くようにすることは困難である。例えば、共振器と超伝導量子ビットとの間のクロストーク、並びに望ましくないスプリアスモードの結果として、量子オブジェクト間に漂遊結合(stray coupling)が生じる場合がある。クロストークは、本明細書においては、所望される結合及び配線によって定められる結合以外の、量子ビット又は共振器チャネル間のマイクロ波信号のあらゆる不要な結合として定義される。さらに、単一量子及び単一空胴のモードに合わせてパラメータを最適化することは簡単であるように思われるかもしれないが、ひとたびこれらの個別の量子ビットがより大型のネットワーク内で再配列されて同じチップ上に全てが定められると、それらの(集合的な)挙動が変化する場合があり、その後のデバッグが難しくなる場合がある。
【0018】
本明細書で論じる実施形態によれば、超伝導量子ビット及びその読出し共振器で構成された離散した超伝導チップピースによる、垂直集積マルチチップ・アーキテクチャが提供される。そのとき超伝導量子ビットはその読出し共振器と共に、全てが2つのより大型のキャリアチップによって挟持されたマトリクス内に嵌合するように配置される。これらの2つのより大型のキャリアチップは、2つの目的に役立つ。1つの目的は、複数の共振器量子バスを集積して超伝導量子ビットを互いに結合する(それにより量子ビット間の量子情報を結合する)ことであり、もう1つの目的は、明示的なマイクロ波制御に対する、ファンアウト配線を介した物理的接続を可能にすることである。この実施形態は、確立された技術を用いて量子コンピューティングのためのスケーラブルなアーキテクチャを実現し、その一方でスルー・シリコン・ビア(TSV)及びマルチレベル・リソグラフィといった難しいシリコン集積技術を不要にする。
【0019】
回路量子電磁力学(cQED)アーキテクチャによって超伝導量子プロセッサを実装するための2つの物理的に異なる方法が存在し、それらは2D平面リソグラフィ法及び3D導波路空胴法である。量子プロセッサは、組み立てられた構成要素の全体を指す。
【0020】
2D平面集積:2D型cQEDのための量子ビット及び共振器の集積は、超伝導膜をシリコン又はサファイア基板上に堆積することによって開始される。用いられる幾つかの典型的な超伝導膜は、ニオブ(Nb)、アルミニウム(Al)、窒化チタン(TiN)、及び窒化ニオブ(NbN)である。共振器(読出し共振器を含む)は、これらの超伝導膜内に、一般に、共面導波路、マイクロストリップ、共面ストリップライン、又は集中要素インダクタ(lumped element inductor)及びキャパシタを用いて定められる。その後、トランスモン(transmon)、位相量子ビット、又はフラックス量子ビットなどのジョセフソン接合を有する超伝導量子ビットもまた、電子ビーム又は光リソグラフィのいずれかによってリソグラフィ的にパターン形成される。このスキームで、より大型の量子プロセッサにスケールアップするには、より多くの結合用共振器、より多くの量子ビット、及びより多くの読出し共振器を収容するためにますます大型のチップを必要とすることになる。この2D集積技術を用いて、線形チェーンにおいて9量子ビットまで、格子状アーキテクチャにおいて8量子ビットまでのプロセッサが考案されている。2Dプロセッサ内の量子ビット数がスケールアップするにつれて、入出力(I/O)は、ますます困難になってくる。クロストークを回避し、適切なファンアウトを集積するために、3D集積フリップチップ、エアブリッジ・クロスオーバ(air−bridge crossover)、スルー・シリコン・ビア、及び多層リソグラフィなどの技術が必要とされる。より大型の量子プロセッサにスケールアップするために、これらの様々な製作プロセスがますます必要となるにつれて、超伝導量子ビットに対する潜在的な影響及び劣化が急速に増大する。したがって、これらの先進的な製作技術を用いることは、量子ビットにおけるデコヒーレンスの多くの異なる原因をもたらす可能性がある。これらのプロセスのうちの幾つかについては、ジョセフソン接合をリソグラフィ的に定めた後で行うことが必要な場合がある。その場合、ジョセフソン接合ベースの超伝導量子ビットに対する、これらの処理ステップ後の衝撃及び損失は、高コヒーレンスが保全され続けるかどうかに関して特に懸念される事項である。したがって、このことが多数の量子ビットを有する大型システムのフルスケール集積を困難にする。
【0021】
実施形態は、種々の特徴を含む。
1)垂直超伝導量子ビットチップのアレイは、シリコン量子バス平面に取り付けられ、かつ、別個の量子ビットのアドレス指定及び読出し平面に取り付けられる。
2)量子バス(QB)平面は、シリコン上にリソグラフィ的に定められ、これが個々の垂直超伝導量子ビットチップ間での量子情報の結合を可能にする。
3)読出し(RO)平面は、各超伝導量子ビットチップの読出し共振器を集積マイクロ波帯域幅伝送ラインに結合し、それが可撓性回路基板上に続き、それにより各超伝導量子ビットチップの読出し共振器を入力/出力(I/O)のための同軸コネクタに接続する。
4)垂直超伝導量子ビットチップは各々、量子バス平面及び読出し平面に有効に結合するように設計された、単一の超伝導量子ビット(トンネル接合とも呼ばれ、例えばジョセフソン接合である)及びオンチップ読出し共振器を収容する。個々の垂直超伝導量子ビットチップは各々、一端では量子バス平面に対するトンネル接合との間に、他端では読出し共振器と読出し平面のアドレス指定伝送ラインとの間に、リソグラフ的に定められた特定の結合キャパシタンスをするように設計される。
5)全てのシリコン要素は、機械的支持、位置合わせ、及び熱的接触を提供する、良く熱化された(well−thermalized)金属ハウジング(例えば銅)内に保持される。
【0022】
実施形態によれば、本明細書で論じる技術は、超伝導量子ビットチップのモジュラーアレイを組み立てて、表面コードなどの、量子誤り訂正のための格子状アーキテクチャにふさわしい、スケーラブルな量子プロセッサにするための手法である。
【0023】
ここで図面を参照すると、図1は、実施形態による垂直集積超伝導量子ビット・デバイスのモジュラーアレイの一部の透視図を示す模式図である。図1は、量子バス平面100、読出し平面102、及び超伝導垂直量子ビットチップ101を示す。超伝導垂直量子ビットチップ101は、量子ビットダイ、量子ビット等とも呼ばれる。読出し平面102及び量子バス平面100は、量子ビットチップ101を間に挟持する。
【0024】
図2は、実施形態による量子バス平面100の量子バス平面設計を模式的に示す。量子バス平面設計は、表面コードの例を示す。量子バス平面100は、基板としての半導体材料、例えば、シリコン、サファイア等で作ることができる。半導体材料は、半導体材料の上に堆積された相互接続配線202を有する。相互接続配線202は、超伝導材料で作られる。
【0025】
超伝導材料は、超伝導材料が「臨界温度」(Tc)、すなわちその材料が超伝導性になる温度に達したときに、1つの原子から他の原子に無抵抗で電気を伝導することができる又は電子を輸送することができる材料として定義することができる。1つの原子から他の原子に無抵抗で電気を伝導すること又は電子を輸送することは、当業者に理解されるように、熱、音、又は他のいかなるエネルギー形態も材料から放出されないことを意味する。
【0026】
量子バス平面100は、個々の量子ビットチップ101の各々を、相互接続配線202を介して接続する。相互接続配線202は、量子バス平面100内に設置された各超伝導量子ビットチップ101に(例えば容量的に)接続される。相互接続配線202は、各超伝導垂直量子ビットチップ101間に配置された結合バス共振器205を含む。具体的には、超伝導垂直量子ビットチップ101は、結合バス共振器205を通して互いに結合するように構成される。
【0027】
超伝導垂直量子ビットチップ101を量子バス平面100上に固定し及び位置決めすることを補助するために、量子バス平面100は、超伝導垂直量子ビットチップ101の各々を挿入する位置にエッチング凹部201(etched recesses)を含む。エッチング凹部201は、超伝導垂直量子ビットチップ101を量子バス平面100の特定の位置に個々にはめ込むポケットである。量子バス平面100内のエッチング凹部201は、量子ビットチップ101と相互接続配線202との間に正確な容量結合を定めることを補助する。エッチング凹部201は、垂直量子ビットチップ101が量子バス平面100内に着座する深さを定め、したがって量子ビットチップ101上のキャパシタ・パッドと量子バス平面100上のキャパシタ・パッドとの間の垂直方向の分離を定める。エッチング凹部201は、量子バス平面100の半導体基板内にエッチングされる。これらの結合パッドの正確な垂直分離は、高精度の結合キャパシタンス値を達成するための前提条件である。結合キャパシタ・パッド404は、図4に示されており、量子バス平面100は、各エッチング凹部201の前方に結合パッド250を有する。
【0028】
分かりやすくするために、及び図2を不明瞭にしないように、図2には2つの超伝導垂直量子ビットチップ101のみを示すが、各列、例えば列1〜4が超伝導垂直量子ビットチップ101で満たされることが理解される。1つの超伝導垂直量子ビットチップ101は、列1においてコード超伝導垂直量子ビットチップとして示されており、他の超伝導垂直量子ビットチップ101は、列2におけるシンドローム超伝導垂直量子ビットチップである。1つの実装において、各列を同じタイプの超伝導垂直量子ビットチップ101で満たすことができる。例えば、列1は、コード超伝導垂直量子ビットチップ101で満たすことができ、その一方で、列2は、シンドローム超伝導垂直量子ビットチップ101で満たされる。列3は、コード超伝導垂直量子ビットチップ101で満たすことができ、その一方で、列4は、シンドローム超伝導垂直量子ビットチップ101で満たされる。例証の目的で4列しか示していないが、M個の多数の列を量子バス平面100上に含めることができることが意図され、ここでMは最終列である。コード量子ビットは、量子プロセッサの動作のための量子情報を格納する。シンドローム量子ビットは、コード量子ビット内に存在する情報を破壊することなく、システム内の誤りを測定し及び抽出する。これらの用語は、「表面コード誤り訂正」を論じるときに一般に適用される。
【0029】
実施形態によれば、図3は、読出し平面102を倒立図で示した模式図である。図3は、読出し平面102の裏面を示し、この裏面は、量子バス平面100(図3には示さず)に面している。読出し平面102は、基板としての半導体材料、例えば、シリコン、サファイア等で作ることができる。半導体材料は、半導体材料の上に堆積されたファンアウト配線302を有する。ファンアウト配線302は、超伝導材料で作ることができる。
【0030】
読出し平面102は、各々の超伝導垂直量子ビットチップ101を挿入する位置に、エッチング凹部301を含む。各エッチング凹部301は、図2の量子バス平面100内のエッチング凹部201と同様に、単一の超伝導垂直量子ビットチップ101を読出し平面102の特定の位置に個々にはめ込むポケットである。
【0031】
読出し平面102内のエッチング凹部301は、超伝導垂直量子ビットチップ101を、垂直量子ビットチップ101の上端及び読出し平面102上に定められたキャパシタ・パッドを介して、ファンアウト配線302に容量的に接続する。上端において、垂直量子ビットチップ101は、図4に示すように結合キャパシタ・パッド401を有し、一方、読出し平面102は、各エッチング凹部301の前方に結合パッド350を有する。
【0032】
ファンアウト配線302は、伝送ライン320を有する。各伝送ライン320は、1対1の関係で、単一の超伝導垂直量子ビットチップ101に個々に接続する。エッチング凹部301は、機械的目的及び電気的目的の両方の役割を果たす。機械的には、エッチング凹部301は、各超伝導垂直量子ビットチップ101を挿入するためのスロット/ポケットとしての役割を果たす。電気的には、エッチング凹部301は、各超伝導垂直量子ビットチップ101をファンアウト配線302の個々の伝送ライン320に位置合わせする。ファンアウト配線302は、各超伝導垂直量子ビットチップ101に個々に結合する。また、ファンアウト配線302は、各超伝導垂直量子ビットチップ101を可撓性回路基板303に個々に接続する。ファンアウト配線302は、超伝導垂直量子ビットチップ101上の量子情報に影響を及ぼさない。ファンアウト配線302は、超伝導垂直量子ビットチップ101を外部環境(例えば、50オーム(Ω)環境)に接続する。可撓性回路基板303は、ファンアウト配線302を介して各超伝導垂直量子ビットチップ101を個々のコネクタ304に個々に接続する。可撓性回路基板303が1つの実装として示されているが、他のタイプの回路基板又は電気接続を利用することもできることが意図される。
【0033】
コネクタ304は、超伝導垂直量子ビットチップ101を外部エレクトロニクス(図示せず)に個々に接続する。コネクタ304は、そこでマイクロ波信号を入力することができ、量子ビット状態を読み出すことができる、マイクロ波コネクタとすることができる。各コネクタ304は、読出し平面102上の単一の超伝導垂直量子ビットチップ101に対して1対1の関係を有しており、各超伝導垂直量子ビットチップ101を、単一のコネクタ304を通し、可撓性回路基板303を通し、ファンアウト配線302を通し、特定の伝送ライン320及び個々のエッチング凹部301を通して、個々にアドレス指定できるようになっている。1つの実装において、コネクタ304は、同軸ケーブルに接続するように構成された同軸ケーブルコネクタとすることができる。図3を不明瞭にしないように図示していないが、当業者に理解されるように、導電性配線が可撓性回路基板303を通って延びており、その配線が可撓性回路基板303をそれぞれのコネクタ304の各々に接続していることが理解される。可撓性回路基板303の導電性配線は、超伝導材料又は通常の材料で作ることができる。
【0034】
図4は、実施形態による超伝導垂直量子ビットチップ101の一例の模式図である。超伝導垂直量子ビットチップ101の種々の詳細を図4に示す。超伝導垂直量子ビットチップ101は、例えば、シリコン、サファイア等の半導体材料で作られた基板を有することができる。各量子ビットチップ101は、集積回路である。導電性材料を超伝導垂直量子ビットチップ101の基板上に堆積し、パターン形成して、集積回路を形成する。超伝導垂直量子ビットチップ101は、モノリシックなウェハではない。むしろ超伝導垂直量子ビットチップ101は、ダイシングして個々の量子ビットダイにされたウェハ(基板)から形成される。ダイシングされた各超伝導垂直量子ビットチップ101は、結合キャパシタ・パッド401を含む。結合キャパシタ・パッド401は、超伝導垂直量子ビットチップ101がそのエッチング凹部301に挿入されたとき、各超伝導垂直量子ビットチップ101をファンアウト配線302を介して読出し平面102に容量結合するキャパシタである。したがって、超伝導垂直量子ビットチップ101の一端において、その端は、結合キャパシタ・パッド401と読出し平面102上の結合パッド350とを通じて、読出し平面102に電気的に接続される。結合キャパシタ・パッド401及び350並びに結合キャパシタ・パッド404及び250について、明確な垂直分離を伴って、互いに直角な金属パッドによって結合キャパシタを定めることができることに留意されたい。2つのタイプの結合キャパシタは、量子ビットチップの下側に対する量子バス平面、及び、読出し平面に対する垂直量子ビットチップの上側である。ある距離で分離された互いに直角な2つの金属表面(この場合パッド)がキャパシタを定めることを理解されたい。実施形態は、この事実を利用して、直角な接続にわたるワイヤボンドを用いることなく回路要素間の正確な結合を可能にする。
【0035】
さらに、各超伝導垂直量子ビットチップ101は、結合キャパシタ・パッド404を含む。結合キャパシタ・パッド404は、キャパシタを形成し、2つの結合キャパシタ・パッド404間に、トンネル接合403(ときとして量子ビットとも呼ばれる)、例えばジョセフソン接合が存在する。結合キャパシタ・パッド404は、相互接続配線202を介して量子バス平面100と容量結合するキャパシタを形成する。したがって、結合キャパシタ・パッド401の反対端において、該反対端は、結合キャパシタ・パッド404を通して量子バス平面100に電気的に接続される。
【0036】
超伝導垂直量子ビットチップ101は、読出し共振器402を含む。読出し共振器402は、量子ビット・トンネル接合403の状態を読み出すように設計された共振周波数を有するように構成される。読出し共振器402は、結合キャパシタ・パッド401と結合キャパシタ・パッド404との間に配置される。読出し共振器402は、結合キャパシタ・パッド401と結合キャパシタ・パッド404とを接続する導電性材料で形成される。導電性材料は、超伝導材料であり、これが回路を形成する。
【0037】
超伝導垂直量子ビットチップ101は、結合キャパシタ・パッド401と、結合キャパシタ・パッド404と、読出し共振器402との回路を取り囲む、接地平面405を含む。基板の材料が、接地平面405を回路から分離する。
【0038】
実施形態に従い、超伝導垂直量子ビットチップ101のモジュラーアレイのための組立体及びパッケージング技術を、以下の図5図6図7図8図9及び図10で論じる。図5は、組立体500の一部を示す。組立体500は、銅ブロック502を有する。銅ブロック502は、読出し平面スロット503を含む。読出し平面102は、さらに後述するように、読出し平面スロット503に挿入される。銅ブロック502が図示されているが、ブロック502は、他の材料で作ることができる。ブロック502は、高い熱伝導率を与える材料であれば様々な材料で構築することができる。銅以外の例として、真鍮、サファイア、シリコン、銀、アルミニウム、及び/又はニオブが挙げられる。
【0039】
組立コーム520A及び520Bは、銅ブロック502内で、読出し平面102(エッチング凹部301内)及び量子バス平面100(エッチング凹部201内)との組立てのための超伝導垂直量子ビットチップ101の位置合わせを配向するために利用される。組立コーム520A及び520Bは両方とも所定間隔の歯を有する。例えば、組立コーム520Aは、歯525Aを有し、組立コーム520Bは、歯525Bを有する。1つの実装において、歯525Aの間隔は、歯525Bの間隔より大きく、歯525A及び525Bの間隔は、超伝導垂直量子ビットチップ101の断面サイズを収容することに基づく。
【0040】
銅ブロック502は、組立スロット501A及び501Bを含む。組立コーム520Aは、組立スロット501Aに挿入され、組立コーム520Bは、組立スロット501Bに挿入される。一方の組立スロットは、他方の組立スロットより高い位置に配置され、組立コーム520A及び520Bがそれぞれの組立スロット501A及び501Bに挿入されたときに、それらが互いに上下で交差したところに所望の位置合わせスロットを定めるが互いに干渉しないようになっている。
【0041】
図6は、実施形態による、銅ブロック502内の所定位置にある組立コーム520A及び520Bを示す、組立体500の模式図である。スロット525が、銅ブロック502内にある間の組立コーム520Aと520Bとの交差によって形成される。スロット525は、超伝導垂直量子ビットチップ101を配向するために利用される。具体的には、スロット525は、歯525A及び525Bの間隔によって形成され、スロット525が超伝導垂直量子ビットチップ101のサイズを受け入れることができるようになっている。1つの実装において、スロット525の間隔は、x軸方向に約5ミリメートル(mm)とすることができ、y軸方向に約5mmとすることができる。1つの実装において、各超伝導垂直量子ビットチップ101は、およそ高さ8mm、幅2mm、厚さ0.7mmの寸法を有することができる。
【0042】
また、超伝導垂直量子ビットチップ101のサイズを収容するために、エッチング凹部201及び301は、x軸方向に約0.7mm及びy軸方向に約2mmとすることができる。エッチング凹部201及び301は、z軸方向に約0.35mmの深さを有することができる。
【0043】
図7は、実施形態によるハウジング550(図10に示す)の一部である銅ブロック502(図示せず)の内側の略図を示す、組立体500の模式図である。図7において、略図は、より理解し易くするように組立体500を簡略化するために、特定の要素を省いている。ハウジング銅ブロック502の壁が除去され、ハウジング550の銅基部530のみが示されている。量子バス平面100は、銅基部530上に取り付けられ及び/又は位置決めされる。交差した組立コーム520A及び520Bは、(銅ブロック502内の)所定位置にあり、スロット525を定める。スロット525を通して位置合わせされた数例の超伝導垂直量子ビットチップ101が、量子バス平面100の(エッチング凹部201の)中に設置されている。スロット525は、下方の個々のエッチング凹部201に直接位置合わせされ、超伝導垂直量子ビットチップ101を設置する際のガイドを提供する。
【0044】
図8は、実施形態による銅ブロック502内の透視図を示す、組立体500の略図である。図8は、読出し平面ハウジングスロット585を通って銅ブロック502の外部に延びる、銅ブロック502の中に設置された読出し平面102を示す。1つの実装において、量子バス平面100は、銅ブロック502の底にはめ込まれる。別の実装において、銅ブロック502を量子バス平面100の上に載置することができる。超伝導垂直量子ビットチップ101は、読出し平面102と量子バス平面100との間に挟持され、超伝導垂直量子ビットチップ101の両端は、それぞれ量子バス平面100及び読出し平面102のエッチング凹部201及び301にはめ込まれる。簡略化及び理解を容易にするために、図8には数個の超伝導垂直量子ビットチップ101のみが示されている。また、図8を不明瞭にしないように、組立コーム520A及び520Bは、この図では示されていない。
【0045】
ボードクランプ555は、ハウジングの外部に延びた読出し平面102の部分を保持し、その部分に取り付けられている。ボードクランプ555は、読出し平面102を可撓性回路基板303に保持し、取り付ける。ハウジング550の外部で、コネクタ304は、剛直な回路基板330上にあり、可撓性回路基板303に接続される。回路基板330は、当業者に理解されるように、各コネクタ304を可撓性回路基板303内の個々の回路に個々に接続する回路(図示せず)を含む。
【0046】
図9は、実施形態によるハウジング500の下側を示す組立体500の模式図である。ハウジングの銅基部530は、除去されている。図9は、量子バス平面100の底が見えるようになっている。
【0047】
図9はまた、読出し平面102をボードクランプ555に接続するワイヤボンド578を示す。これらのワイヤボンド578は、読出し平面102上のファンアウト配線302と可撓性回路基板303上の導体(いかなるタイプでも)との間に電気的接続を作り出す。可撓性回路基板303をシリコンの読出し平面102に機械的に直接接合することも可能ではあるが、これら2つの物品は、熱膨張係数が極端に異なるので、そのことにより、時間が経つと接続部に破断が生じる場合がある。ワイヤボンド578は可撓性なので、多くの熱サイクルにわたる長期信頼性を可能にする。1つの実装において、2つの読出し平面は、熱膨張による寸法変化が両方の平面で同じになるように、同じ材料で作られる。
【0048】
図10は、実施形態による組立体500の模式図である。図10は、プッシャ・ブロック570が読出し平面102を超伝導垂直量子ビットチップ101にしっかりと押し付けることを示す。プッシャ・ブロック570に、ばね荷重がかけられる。プッシャ・ブロック570の一定の圧力は、超伝導垂直量子ビットチップ101がエッチング凹部201及び301内に留まることを保証する。プッシャ・ブロック570の力は、ハウジング550の上部キャップ582に取り付けられたばね機構575によって生じる。
【0049】
図10で分かるように、ハウジング550は、筐体である。ハウジング550は、銅、銀、真鍮、シリコン、サファイア、アルミニウム、及び/又はニオブで作ることができる。ハウジング550は、銅ブロック502、銅基部530、プッシャ・ブロック570、及び上部キャップ582を含む。
【0050】
1つの実装において、組立コーム520A及び520Bは、超伝導垂直量子ビットチップ101が設置された(すなわち、それぞれ量子バス平面100及び読出し平面102のエッチング凹部201及び301内に挿入された)後も、銅ブロック502内に残しておくことができる。別の実装において、組立コーム520A及び520Bは、超伝導垂直量子ビットチップ101を設置した後で銅ブロック502から取り外すことできるので、組立コーム520A及び520Bはハウジング550内に存在しない。
【0051】
理解を容易にするために、以下、小見出しを設ける。小見出しは、説明を目的としたものであり、限定を意図しない。
【0052】
要素の標準化された製作
上述のシリコン要素の各々、例えば、量子バス平面100、超伝導垂直量子ビットチップ101、及び読出し平面102は、超伝導量子ビットの世界で実績があり、それゆえ当業者によって理解される、確立されたリソグラフィ技術を用いる。1つの実施形態において、材料は、共振器及び伝送ライン要素についてはニオブに標準化され、量子ビット接合製作(すなわち量子ビット・トンネル接合403)については、材料は、標準的な二重角度蒸着(double−angle evaporation)によるアルミニウム及び天然酸化アルミニウムである。全てのリソグラフィは、当業者に理解されるように、高抵抗シリコンウェハ上で、量子ビット技術に適した確立された損失パラメータで行うことができる。
【0053】
読出し共振器402は、垂直量子ビットチップ101上にあり、伝送ライン要素は、量子バス平面100、量子ビットチップ101、及び読出し平面102上のその他のあらゆる配線である。1つの実装において、読出し共振器402は、配線とは異なる材料のものとすることができる。別の実装において、読出し共振器402及び配線は、様々な全て同じ材料で製作することができる。さらに別の実装において、読出し共振器402及び配線の種々の異なる部分は、各々の機能サブカテゴリ毎に様々な異なる材料で製作することができる。
【0054】
N量子ビット(すなわちN個の量子ビットチップ101)を有するスケーラブルな量子プロセッサの完全な組立体が、マルチレベル・リソグラフィ、挿入された接地平面、クロスオーバ、又はスルー・シリコン・ビア(TSV)を何ら使用することなく達成される。現在の標準的リソグラフィ技法を用いると、実施形態は、おおよそ1組のトランプ札(deck of playing cards)ほどのサイズの空間(例えば、2.5×3.5インチ、すなわち64×89mm)を占める、N=100から1000までの超伝導垂直量子ビットチップ101の直接的な集積を可能にする。
【0055】
個々の量子ビットチップの設計及び結合キャパシタンスの選択
量子ビット・トンネル接合403、読出し共振器402、及び量子バス平面100の合理的なパラメータに対する電磁気的シミュレーションから、本明細書で説明する幾何学的形状を有する所望の精密な結合キャパシタンス値を達成することが可能である。
【0056】
個々の超伝導垂直量子ビットチップ101は各々、信号を量子バス平面100上の量子バス・トレース(すなわち相互接続配線202)に結合するキャパシタ(すなわち結合キャパシタ404)を含む。キャパシタ(結合キャパシタ404)は、特定のユニバーサル2量子ビット・エンタングリング・ゲート(universal two−qubit entangling gate)に適した結合を提供する。キャパシタは、量子バス平面100上の電極と結合する、垂直量子ビットチップ101の下側の電極によって形成される。この実装におけるキャパシタ値の概算範囲は、およそ7乃至5フェムトファラドである。超伝導垂直量子ビットチップ101と、量子バス平面100内のエッチング凹部201(ポケット)との間の相互接続は、量子ビット信号と接地平面405との間の漂遊結合を最小化するように設計される。
【0057】
超伝導垂直量子ビットチップ101の他端において、読出し平面102との相互接続は、読出し共振器402と、(ファンアウト配線302の)制御伝送ライン320との間に特定のキャパシタンスを作り出し、その結果、読出し共振器402は、良いQ値を有し、高忠実度の読出しを可能にするようになっている。このキャパシタ(すなわち結合キャパシタ・パッド401)は、読出し平面102上の電極(制御伝送ライン320の一部)と結合する、超伝導垂直量子ビットチップ101(量子ビットダイ)上の電極によって形成される。この実装におけるこのキャパシタの概算値は、例えば、およそ5乃至7フェムトファラドである。
【0058】
各超伝導垂直量子ビットチップ101は、超伝導材料で裏面が金属化され、プロセッサハウジング550内の漂遊結合及び他の電場を制御する。超伝導垂直量子ビットチップ101の裏面は、前面の、結合キャパシタ・パッド401と結合キャパシタ・パッド404と読出し共振器402との回路の反対側である。
【0059】
全てのキャパシタ値及び不確定性は、リソグラフィ構造部のサイズ及びエッチングの深さによって決まることに留意されたい。これらの値は、変更が容易であり、実施形態に対して要求される回路許容差に対して十分な精度を提供する。
【0060】
量子バス平面の設計
量子バス平面100の製作プロセスは、標準的な2D集積技術で開始することができる。1つの実装において、シリコン基板590の上にニオブが電子スパッタリングされる。複数の、量子バス設計を有するマスク、及び量子ビットチップ101が装着されるエッチング凹部201(ポケット)を有するマスクを、ニオブの反応性イオンエッチング(RIE)のために用いることができる。量子バス設計マスクは、量子情報を超伝導垂直量子ビットチップ101間に結合するバス共振器205を定める。個々のポケットマスク(エッチング凹部201作製用)は、個々の超伝導垂直量子ビットチップ101を装着するためにシリコン内にエッチングで掘り下げる位置を定める。ポケットマスクのエッチングのためのプロセスは、大部分の3D集積スキームと同様のものとすることができるが、ただしこの場合、スパッタされたニオブは、最初にポケット(すなわちエッチング凹部201)を定めるためのハードマスクとして用いられる。ポケット(すなわちエッチング凹部201)をシリコン基板590内に定めることは、深いシリコン乾式エッチングプロセス、反応性イオンエッチング(RIE)、又は湿式化学(水酸化テトラメチルアンモニウム(TMAH))を用いて達成される。
【0061】
量子バス平面100のポケット(すなわちエッチング凹部201)は、格子構造に配置され、そこでは連続した列がオフセットされ、一方の列は、超伝導垂直コード量子ビットチップに対応し、他方の列は、測定による誤り検出のための超伝導垂直シンドローム量子ビットチップ101に対応する。各量子ビットチップ・ポケット(すなわちエッチング凹部201)は、1つの実装において、量子バス平面100上に定められた2つの結合バス共振器205に結合するように配置される。この配置は、表面コードを実現するための唯一の方法ではなく、別の実装において、1つの超伝導垂直量子ビットチップ101に3つ又は4つの結合バス共振器205を結合することもできることに留意されたい。量子ビットチップ・ポケット(エッチング凹部201(読出し平面102内のエッチング凹部301を含む))の位置精度は、リソグラフィによって決まり、深さ精度は、エッチング時間によって決まる。ポケットは、各超伝導垂直量子ビットチップ101(量子ビットダイ)を容易に挿入することができるように、面取りされた又はラッパ口形状の開口部を伴って形成される。
【0062】
より大きいN(すなわち、より大量の超伝導垂直量子ビットチップ101)までのスケールアップに起因する結果に応じて、量子バス平面100は、チップモード低減のためにTSVのようなさらなる集積技術を許容できる場合もある。ここでの意味合いは、ジョセフソン接合(量子ビット)403をこの量子バス平面100内に定める必要がないことであり、そのため、量子バス平面100のさらなる集積が量子ビット・コヒーレンスに与える影響は最小限になる。
【0063】
読出し平面の設計
読出し平面102は、量子バス平面100と同様に、ニオブ導体をシリコン基板595上にリソグラフィでエッチングすることで開始する。共面伝送ライン320が、外部信号が各超伝導垂直量子ビットチップ101に出入りするように読出し平面102上にファンアウト構成(すなわちファンアウト配線302)でパターン形成される。これらの伝送ライン320は、共面導波路内に定められ、読出し信号及び量子ビット制御信号の両方の50Ωマイクロ波駆動をサポートする。
【0064】
これらの伝送ライン320は全て、読出し平面102を通って蛇行し、ワイヤボンド・パッド370内の1つの縁部で終端する。ワイヤボンド・パッド370は、ファンアウト配線302の最右端にある。量子バス平面と同様に、読出し平面102内のポケット(すなわちエッチング凹部301)は、量子バス平面100内のエッチング凹部201と対応する位置で読出し平面102のシリコン基板595の中に深いエッチングによって同様に定められ、個々の超伝導垂直量子ビットチップ101の装着を受け入れるようになっている。これらのポケット(すなわちエッチング凹部301)は、組立て及び構造体の位置決めを容易にするために、面取りされ、又はそれ以外の方法でラッパ口形状にすることができる。
【0065】
制御及び読出しのためのマイクロ波信号は、読出し平面102から出てワイヤボンド578を介して可撓性回路基板303に搬送され、可撓性回路基板は、外部構成要素に導くコネクタ304がポピュレートされた分離した剛性回路基板330内に埋め込まれた他の伝送ラインに導通する。
【0066】
量子バス平面及び読出し平面ポケット内の接地平面
量子バス平面100及び読出し平面102の両方の中に量子ビットチップ・ポケット(エッチング凹部201、301)をそれぞれエッチングした後、これらのポケット(エッチング凹部201、301)をスパッタリングによってニオブで被覆し、連続的な接地平面を形成する。これらの接地平面は、各超伝導垂直量子ビットチップ101の両端に存在する接地平面405と嵌合するように設計され、それぞれ量子バス平面100及び読出し平面102との間に連続的な静電接地を形成する。(それぞれ)量子バス平面100及び読出し平面102との間の連続的な静電接地は、(1)各量子ビットサイト(すなわちエッチング凹部201、301の位置)をスプリアスモードからさらに隔離する、(2)各量子ビットサイト(すなわちエッチング凹部201、301)を隣接する超伝導垂直量子ビットチップ101から隔離する、及び(3)超伝導垂直量子ビットチップ101間の不要のクロストーク結合を排除する、役割を果たす。
【0067】
モジュラーアレイ要素の組立て
1.個々の超伝導垂直量子ビットチップ101は各々、量子バス平面100内に形成されたエッチング凹部201及び読出し平面102内に形成されたエッチング凹部301によって配置される。1つの実装において、エッチング凹部201、301は、標準的な湿式エッチングプロセスを用いて、シリコン基板590、595内に正確に形成される。
2.個々の超伝導垂直量子ビットチップ101の各々は、遷移振動数などの所望の電気特性に合わせて選択される。場合によっては、信号対雑音を強化するために、シンドローム量子ビットをより強く読出し配線に結合することができる。これは、シンドローム量子ビット上のコヒーレンス時間を短くすることになり、これはコード量子ビット内の量子情報をいかなる意味でも劣化させない。
3.超伝導垂直量子ビットチップ101のための位置合わせを一時的に提供するために、交差した組立コーム520A及び520Bを銅ブロック502の外部ハウジングに取付ける(図5に示す通り)。組立コーム520A及び520Bは、一連の位置合わせスロット525を作り出し(図6に示す通り)、上から垂直に挿入された超伝導垂直量子ビットチップ101を配向させる。超伝導垂直量子ビットチップ101は、量子バス平面100内のエッチング凹部201に鍵のように差し込まれ(図7に示す通り)、それにより(自動的に)配向され、読出し平面102内の対応するエッチング凹部301に鍵のように差し込まれるようになる(図8に示す通り)。読出し平面102は、読出し平面スロット503を介して側面から挿入される。図9は、組立体500を下から描いており、組立コーム520A及び520Bを省いて、組み立てられた構成要素を示す。ひとたび組み立てられると、2つの(それぞれ)シリコン量子バス平面100及び読出し平面102間に拘束された(及び挟持された)超伝導垂直量子ビットチップ101の垂直方向の編成は、プッシャ・ブロック570がかける圧力で維持される。プッシャ・ブロック570は、上部キャップ582によって押し下げられるばね575を介して、上方からばね荷重をかける(図10に示す通り)。
【0068】
拡張可能な、スケーラブルな、及び交換可能なアレイ
実施形態に関連付けられた図面は、14個の量子ビットチップアレイを示しているが、超伝導垂直量子ビットチップ101の数は、任意の数(N)まで拡張することができる。必要なのは、量子バス平面100を大きくすること、及び、必要に応じて全ての量子ビットサイト(すなわち超伝導垂直量子ビットチップ101を収容するためのエッチング凹部201の位置)においてニオブ配線を複製することだけである。読出し平面102は、各量子ビットサイト(すなわちエッチング凹部301が超伝導垂直量子ビットチップ101を収容する位置)間に交互配置された多くの単一の伝送ライン320を支持して信号を一方の縁に導くことができ、所望であればクロストークを低減するために誘電クロスオーバの集積を要求することができる。さらに、読出し平面102及び量子バス平面100のさらなる集積は、量子ビットチップ製作プロセスにも量子ビットのコヒーレンス性能にも直接影響しないので、ほとんど問題にならない。
【0069】
実施形態によれば、組立体500は、各超伝導垂直量子ビットチップ101を適正な電気特性に合わせて手動選択することができるという望ましい特徴を含み、超伝導垂直量子ビットチップ101のアレイのいずれの部材も、量子ビットチップの性能が動作中に何らかの理由で劣化した場合にいつでも個々に交換することができる。超伝導垂直量子ビットチップ101の交換は、ワイヤボンド578を取り外すことなく及び/又はいずれかの構成要素のはんだ付を剥がさなくても達成することができる。
【0070】
実施形態は、製作処理ステップの明確な分離をもたらし、N個の量子ビット及び回路パラメータの全てが単一の超伝導垂直量子ビットチップ101に対する仕様に適合する必要をなくする。複数の異なる製作行程(fabrication run)からの量子ビットチップ101をこのタイプの量子プロセッサ内で組み合わせることができるので、ただ1つの製作行程で1つのシリコンウェハ上で全範囲の正確なパラメータを達成しなくても、遷移振動数などのパラメータを容易に調整することができる。個々の量子ビットチップ101を種々の異なる製作行程(ウェハ)から選択して、プロセッサ組立体内で組み合わせることができる。
【0071】
当業者に理解されるように、読出しラインを介してマイクロ波信号が量子ビットチップ101に印加され、これを定められた状態に励起する。しばらく時間が経った後で、次に再び読出しラインを介して他のいずれかのマイクロ波周波数でインタロゲートすることによって、量子ビットの状態を読み出すことができる。
【0072】
図11は、実施形態による量子コンピューティング・デバイスのための組立体500を構成する方法600である。本明細書で論じた図面を参照することができる。
【0073】
ブロック605において、図2に示すように、凹部201の第1の組を有する量子バス平面100を準備する。
【0074】
ブロック610において、図8に示すように、量子バス平面100が、ブロック502内で銅基部530上に位置決めされる。図6に示すように、位置合わせコーム520A及び520Bを銅ブロック502内に設置して所定位置に固定し、量子ビットチップ101を受け入れるための一連の正確に位置合わせされたスロット525を作り出す。
【0075】
ブロック615において、複数の超伝導垂直量子ビットチップ101が銅ブロック502内に配置/設置され、複数の量子ビットチップ101の各々は、凹部201の第1の組の中に位置決めされる第1の端を有する(図7に示す通り)。複数の量子ビットチップ101は、凹部201の第1の組の中、及び位置合わせコームによって作り出されたスロット525の中に位置決めされることによって、長手方向に垂直に延びる。凹部201の組は、複数の量子ビットチップ101の下端を量子バス平面100内に保持する。複数の量子ビットチップ101の第1の端は、第2の端の反対側にある。
【0076】
ブロック620において、次に凹部301を有する読出し平面102が次に銅ブロック502内に設置され、読出し平面102内の凹部301は、位置合わせコーム520A、520Bの両方によって作り出されたスロット525によって既に位置合わせされた複数の量子ビットチップ101の上端(すなわち、第2の端)を受け入れるように位置決めされる。したがって、読出し平面102は、量子ビットダイの101の端の上に、読出し平面102内の凹部の深さに等しい距離だけ下降し、全ての電気回路要素の正確な機械的位置合わせが3つの軸方向の全てにおいて同時に達成される。この時点で、位置合わせコーム520A及び520Bは所定位置に残すこともでき、取り外すこともできる。
【0077】
量子バス平面100は、基板590上に相互接続配線202を有する基板590を備え、相互接続配線202は、複数の結合バス共振器205を介して複数の量子ビットチップ101を接続する。読出し平面102は、基板595上にファンアウト配線302を有する基板595を備え、ファンアウト配線302は、複数の量子ビットチップ101の各々を回路基板330に個々に接続する。回路基板330は、複数の量子ビットチップ101の各々を複数のコネクタ304に1対1の関係で個々に接続する。ブロック502は、第1の組立コーム520A及び第2の組立コーム520Bを受け入れて交差を形成するように構成され、第1及び第2の組立コーム520A、520Bの交差は、複数の量子ビットチップ101を個々に受け入れる複数のスロット525を形成する。複数のスロット525は、複数の量子ビットチップ101を垂直位置に機械的に保持する。
【0078】
図12は、実施形態による量子コンピューティング・デバイスのための組立体500を構成する方法700である。本明細書で論じた図面を参照することができる。
【0079】
ブロック705において、銅基部530及び銅ブロック502を組み立てる。
【0080】
ブロック710において、量子バス平面100は、銅ブロック502内に、量子バス平面100が銅基部530の上に載置されるように設置され、量子バス平面100は、凹部201の組を有する(読出し平面102は、凹部301の異なる組を有する)。次いで、組立コーム520A及び520Bを銅ブロック502内に設置して固定し、それにより位置合わせスロット525が作り出される。
【0081】
ブロック715において、複数の量子ビットチップ101がブロック502内に設置され、複数の量子ビットチップ101の各々は、組立コーム520A、520Bによって作り出された量子ビットチップ101を正確な位置にガイドするための位置合わせスロット525を用いて凹部201の第1の組の中に位置決めされる第1の端を有する。ハウジング550は、読出し平面ハウジングスロット585を有する。ブロック720において、読出し平面102は、スロット585内に設置され、読出し平面102内の凹部301は、位置合わせコーム520A、520Bによって既に正しい位置に置かれた複数の量子ビットチップ101全ての上端(すなわち第2の端)を受け入れ、読出し平面102がそれら(量子ビットチップ101)全ての上に同時に下降するようになっている。読出し平面102内の凹部301のラッパ口形状は、量子ビットダイ101の端を凹部301の中に最終的に配置することを補助する。読出し平面102は、読出し平面ハウジングスロット585を通って延びて回路基板330に接続し、回路基板330は、複数のコネクタ304に接続する。
【0082】
ハウジング550は、読出し平面102に圧力をかけるように構成された押込み機構を含み、読出し平面102にかけられた圧力は、複数の量子ビットチップ101を量子バス平面100に押しつける。押込み機構は、読出し平面102の上に位置決めされたプッシャ・ブロック570と、プッシャ・ブロック570に当接して下方に押すばね機構575とを備える。ハウジング550の上部分(上部キャップ582)は、ばね機構575に上方から圧縮力をかける。
【0083】
当業者に理解されるように、種々のマイクロエレクトロニクスデバイス製作方法を利用して、本明細書で論じた構成要素/要素を製作することができることに留意されたい。半導体デバイス製作において、種々の処理ステップは、4つのカテゴリ、すなわち堆積、除去、パターン形成、及び電気的性質の改変に分類される。
【0084】
堆積は、材料をウェハ上に成長させる、被覆する、又はその他の方法で移行するあらゆるプロセスである。利用可能な技術として、物理蒸着(PVD)、化学蒸着(CVD)、電気化学的堆積(ECD)、分子ビームエピタキシ(MBE)、及びより最近では特に原子層堆積(ALD)が挙げられる。
【0085】
除去は、ウェハから材料を除去するあらゆるプロセスであり、例として、エッチングプロセス(湿式又は乾式のいずれか)、及び化学機械平坦化(CMP)等が挙げられる。
【0086】
パターン形成は、堆積された材料の成形又は変更であり、一般にリソグラフィと呼ばれる。例えば、従来のリソグラフィでは、ウェハは、フォトレジストと呼ばれる化学物質で被覆され、次いでステッパと呼ばれる機械がマスクを合焦し、位置合わせし、及び移動させ、その下のウェハの選択された部分を短波長光に露光し、露光された領域が現像液で洗い流される。エッチング又はその他の処理の後、残ったフォトレジストが除去される。パターン形成は、電子ビームリソグラフィも含む。
【0087】
電子的性質の改変は、一般に、拡散及び/又はイオン注入による、トランジスタのソース及びドレインのドーピングなどの、ドーピングを含むことができる。これらのドーピングプロセスに続いて、炉によるアニール又は高速熱アニール(RTA)が行われる。アニールは、注入されたドーパントを活性化する役割を果たす。
【0088】
図面内のフローチャート及びブロック図は、本発明の種々の実施形態によるシステム、方法、及びコンピュータプログラム製品の可能な実装のアーキテクチャ、機能、及び動作を示す。この点に関して、フローチャート又はブロック図内の各ブロックは、指定された論理機能を実装するための1つ又は複数の実行可能命令を含む、モジュール、セグメント、又は命令の一部を表すことができ、幾つかの代替的な実装において、ブロック内に記された機能は、図面に記された順序とは異なる順序で行われることがある。例えば、連続して示された2つのブロックは、関与する機能に応じて、実際には実質的に同時に実行されることもあり、又はこれらのブロックはときとして逆順で実行されることもある。ブロック図及び/又はフローチャート図の各ブロック、及びブロック図及び/又はフローチャート図中のブロックの組合せは、指定された機能又は動作を実行する専用ハードウェア・ベースのシステムによって実装することもでき、又は専用ハードウェアとコンピュータ命令との組合せを実行することもできることにも留意されたい。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
【手続補正書】
【提出日】2017年12月21日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
量子コンピューティング・デバイスのための組立体であって、
凹部の第1の組を含む量子バス平面と、
凹部の第2の組を含む読出し平面と、
前記凹部の第1の組が前記凹部の第2の組と対向するように、前記読出し平面を前記量子バス平面と向かい合わせに保持するように位置決めされたブロックと、
前記凹部の第1の組の中に位置決めされた第1の端と、前記凹部の第2の組の中に位置決めされた第2の端とを各々が有する、複数の量子ビットチップと、
を備えた、組立体。
【請求項2】
前記複数の量子ビットチップは、前記凹部の第1の組及び前記凹部の第2の組の両方の中に位置決めされることによって、長さ方向に垂直に延びる、請求項1に記載の組立体。
【請求項3】
前記凹部の第1の組は、前記複数の量子ビットチップの前記第1の端を前記読出し平面内に保持し、
前記凹部の第2の組は、前記複数の量子ビットチップの前記第2の端を前記量子バス平面内に保持する、
請求項1又は請求項2に記載の組立体。
【請求項4】
前記複数の量子ビットチップの前記第1の端は、前記第2の端と対向する、前記請求項のいずれかに記載の組立体。
【請求項5】
前記ブロックが超伝導材料で作られた、前記請求項のいずれかに記載の組立体。
【請求項6】
前記量子バス平面は、基板の上に相互接続配線を有する基板を備え、前記相互接続配線は、複数の結合バス共振器を介して前記複数の量子ビットチップを接続する、前記請求項のいずれかに記載の組立体。
【請求項7】
前記読出し平面は、基板上にファンアウト配線を有する基板を備え、前記ファンアウト配線は、前記複数の量子ビットチップの各々を回路基板に個々に接続する、前記請求項のいずれかに記載の組立体。
【請求項8】
前記回路基板は、前記複数の量子ビットチップの各々を複数のコネクタに1対1の関係で個々に接続する、請求項7に記載の組立体。
【請求項9】
前記ブロックは、第1の組立コーム及び第2の組立コームを受け入れて交差を形成するように構成され、前記第1及び第2の組立コームの前記交差は、前記複数の量子ビットチップを個々に受け入れる複数のスロットを形成する、前記請求項のいずれかに記載の組立体。
【請求項10】
前記複数のスロットは、前記複数の量子ビットチップを垂直位置で機械的に保持する、請求項9に記載の組立体。
【請求項11】
量子コンピューティング・デバイスのための組立体であって、
底部分と上部分とブロックとを有する筐体として構成され、前記ブロックが前記上部と前記下部とを接続する、ハウジングと、
凹部の第1の組を含む量子バス平面と、
凹部の第2の組を含む読出し平面と、
を備え、
前記ブロックは、前記凹部の第1の組が前記凹部の第2の組と対向するように、前記読出し平面を前記量子バス平面と向かい合わせに位置決めするように構成され、
前記組立体は、前記凹部の第1の組の中に位置決めされた第1の端と、前記凹部の第2の組の中に位置決めされた第2の端とを各々が有する、複数の量子ビットチップを備える、
組立体。
【請求項12】
前記ハウジングは、読出し平面ハウジングスロットを含み、該スロットを貫通して前記読出し平面が延びる、請求項11に記載の組立体。
【請求項13】
前記読出し平面は、前記読出し平面ハウジングスロットを貫通して延びて回路基板に接続し、前記回路基板は、複数のコネクタに接続する、請求項12に記載の組立体。
【請求項14】
前記読出し平面に圧力をかける押込み機構をさらに備え、前記読出し平面にかかる前記圧力は、前記複数の量子ビットチップを前記量子バス平面に押しつける、請求項11から請求項13までのいずれかに記載の組立体。
【請求項15】
前記押込み機構は、
前記読出し平面上に位置決めされたプッシャ・ブロックと、
前記プッシャ・ブロックに当接して下方に押し下げるばね機構と
を備え、前記ハウジングの前記上部分が、前記ばね機構に上方から圧縮力をかける、請求項14に記載の組立体。
【請求項16】
量子コンピューティング・デバイスのための組立体を構成する方法であって、
凹部の第1の組を有する量子バス平面及び凹部の第2の組を有する読出し平面を準備することと、
前記凹部の第1の組が前記凹部の第2の組と対向するように、ブロック内で前記読出し平面を前記量子バス平面と向かい合わせに位置決めすることと、
複数の量子ビットチップを前記ブロック内に設置することであって、前記複数の量子ビットチップの各々が、前記凹部の第1の組の中に位置決めされる第1の端と、前記凹部の第2の組の中に位置決めされる第2の端とを有する、設置することと、
を含む、方法。
【請求項17】
量子コンピューティング・デバイスのための組立体を構成する方法であって、
底部分と上部分とブロックとを有する筐体として構成され、前記ブロックが前記上部分と前記下部分とを接続する、ハウジングを準備することと、
凹部の第1の組を含む量子バス平面及び凹部の第2の組を含む読出し平面を準備することと、
前記凹部の第1の組が前記凹部の第2の組と対向するように、ブロック内で前記読出し平面を前記量子バス平面と向かい合わせに組み立てることと、
複数の量子ビットチップを前記ブロック内に設置することであって、前記複数の量子ビットチップの各々が、前記凹部の第1の組の中に位置決めされる第1の端と、前記凹部の第2の組の中に位置決めされる第2の端とを有する、設置することと、
を含む、方法。
【請求項18】
前記ハウジングは、読出し平面ハウジングスロットを含み、該スロットを貫通して前記読出し平面が延び、
前記読出し平面は、前記読出し平面ハウジングスロットを貫通して延びて回路基板に接続し、前記回路基板は、複数のコネクタに接続する、
請求項17に記載の方法。
【国際調査報告】