特表2019-534558(P2019-534558A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2019-534558縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス
<>
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000003
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000004
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000005
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000006
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000007
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000008
  • 特表2019534558-縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2019-534558(P2019-534558A)
(43)【公表日】2019年11月28日
(54)【発明の名称】縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス
(51)【国際特許分類】
   H01L 21/336 20060101AFI20191101BHJP
   H01L 29/78 20060101ALI20191101BHJP
   H01L 27/088 20060101ALI20191101BHJP
   H01L 21/8238 20060101ALI20191101BHJP
   H01L 27/092 20060101ALI20191101BHJP
   H01L 21/822 20060101ALI20191101BHJP
   H01L 27/04 20060101ALI20191101BHJP
   H01L 21/82 20060101ALI20191101BHJP
   G06F 17/50 20060101ALI20191101BHJP
【FI】
   H01L29/78 301X
   H01L27/088 331E
   H01L27/092 A
   H01L27/04 A
   H01L21/82 D
   G06F17/50 658A
【審査請求】未請求
【予備審査請求】未請求
【全頁数】22
(21)【出願番号】特願2019-520405(P2019-520405)
(86)(22)【出願日】2017年10月25日
(85)【翻訳文提出日】2019年4月15日
(86)【国際出願番号】IB2017056609
(87)【国際公開番号】WO2018078537
(87)【国際公開日】20180503
(31)【優先権主張番号】15/338,867
(32)【優先日】2016年10月31日
(33)【優先権主張国】US
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
(74)【代理人】
【識別番号】100108501
【弁理士】
【氏名又は名称】上野 剛史
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】アンダーソン、ブレント、アラン
(72)【発明者】
【氏名】チュウ、アルバート
(72)【発明者】
【氏名】キム、ソンドン
(72)【発明者】
【氏名】フーク、テレンス
【テーマコード(参考)】
5B046
5F038
5F048
5F064
5F140
【Fターム(参考)】
5B046AA08
5B046BA04
5F038CA02
5F038CA09
5F038EZ01
5F038EZ02
5F038EZ20
5F048AC03
5F048BA01
5F048BA12
5F048BA14
5F048BA15
5F048BA16
5F048BB09
5F048BC03
5F048BD07
5F048BF06
5F048BF07
5F048BG13
5F064BB05
5F064BB06
5F064BB07
5F064CC12
5F064DD02
5F064DD03
5F064HH06
5F140AA10
5F140AB03
5F140AC36
5F140BA01
5F140BA02
5F140BA05
5F140BA06
5F140BB04
5F140BD11
5F140BD13
5F140BF05
5F140BJ08
5F140BJ11
5F140BJ20
5F140CB04
5F140CC03
5F140CD01
(57)【要約】
【課題】縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイスを提供する。
【解決手段】縦型トランジスタを有するデバイス・レイアウトのための方法は、縦型トランジスタを有する半導体デバイスのレイアウトにおける活性エリア領域を識別することを含む。同じ電位を有する隣接活性エリア領域のセットが決定される。マージされることになる隣接活性エリア領域のセットは、1つまたは複数の性能基準に基づいて優先順位を付けられる。隣接活性エリア領域のセットは、優先度に応じて、さらに大きい活性エリア領域を形成するためにマージされる。
【選択図】図1
【特許請求の範囲】
【請求項1】
縦型トランジスタを有するデバイス・レイアウトのための方法であって、
縦型トランジスタを有する半導体デバイスのレイアウトにおける活性エリア領域を識別することと、
同じ電位を有する隣接活性エリア領域のセットを決定することと、
1つまたは複数の性能基準に基づいて、マージされることになる隣接活性エリア領域の前記セットに優先順位を付けることと、
優先度に応じて、さらに大きい活性エリア領域を形成するために隣接活性エリア領域の前記セットをマージすることと
を含む、方法。
【請求項2】
前記レイアウト内の活性エリア領域に隣接した充填領域または非充填領域を識別することと、
さらに大きい活性エリア領域を形成するために前記充填領域または非充填領域を隣接活性エリア領域の前記セットとマージすることと
をさらに含む、請求項1に記載の方法。
【請求項3】
前記同じ電位を有する隣接活性エリア領域の前記セットを決定することが、充填領域または非充填領域の隣に固定電位または過渡電位を有する隣接活性エリア領域の前記セットを決定することを含む、請求項2に記載の方法。
【請求項4】
前記同じ電位を有する隣接活性エリア領域の前記セットを決定することが、同じ固定電位を有する隣接活性エリア領域の前記セットを決定することを含む、請求項1に記載の方法。
【請求項5】
前記1つまたは複数の性能基準が、抵抗、静電容量、変動低減、温度抵抗、回路性能、および最悪を想定した変動の低減からなるグループから選択される、請求項1に記載の方法。
【請求項6】
隣接活性エリア領域の前記セットをマージすることが、優先順位を付けられた活性エリア領域をマージするために前記活性エリア領域の形状を変更することを含む、請求項1に記載の方法。
【請求項7】
隣接活性エリア領域の前記セットをマージすることが、ロジック・デバイス間で活性エリア領域をマージすることを含む、請求項1に記載の方法。
【請求項8】
前記ロジック・デバイスが、組合せのロジック要素および連続したロジック要素からなるグループから選択される、請求項7に記載の方法。
【請求項9】
つながったバスが複数の別々の供給または接地接点を置換する1つまたは複数の前記つながったバスに前記さらに大きい活性エリア領域を接続することをさらに含む、請求項1に記載の方法。
【請求項10】
隣接活性エリア領域の前記セットをマージすることが、隣接活性エリア領域の前記セットの間のトレンチ分離領域を減らすことをさらに含む、請求項1に記載の方法。
【請求項11】
隣接活性エリア領域の前記セットをマージすることが、セル境界を越えて隣接活性エリア領域の前記セットをマージすることを含む、請求項1に記載の方法。
【請求項12】
縦型トランジスタを有するデバイス・レイアウトのためのコンピュータ可読プログラムを含む非一時的コンピュータ可読ストレージ媒体であって、前記コンピュータ可読プログラムが、コンピュータ上で実行されると、
縦型トランジスタを有する半導体デバイスのレイアウトにおける活性エリア領域を識別することと、
同じ電位を有する隣接活性エリア領域のセットを決定することと、
1つまたは複数の性能基準に基づいて、マージされることになる隣接活性エリア領域の前記セットに優先順位を付けることと、
優先度に応じて、さらに大きい活性エリア領域を形成するために隣接活性エリア領域の前記セットをマージすることと
を行うステップを前記コンピュータに行わせる、コンピュータ可読ストレージ媒体。
【請求項13】
前記レイアウト内の活性エリア領域に隣接した充填領域または非充填領域を識別することと、
さらに大きい活性エリア領域を形成するために前記充填領域または非充填領域を隣接活性エリア領域の前記セットとマージすることと
をさらに含む、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項14】
前記同じ電位を有する隣接活性エリア領域の前記セットを決定することが、充填領域または非充填領域の隣に固定電位または過渡電位を有する隣接活性エリア領域の前記セットを決定することを含む、請求項13に記載のコンピュータ可読ストレージ媒体。
【請求項15】
前記同じ電位を有する隣接活性エリア領域の前記セットを決定することが、同じ固定電位を有する隣接活性エリア領域の前記セットを決定することを含む、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項16】
前記1つまたは複数の性能基準が、抵抗、静電容量、変動低減、温度抵抗、回路性能、および最悪を想定した変動の低減からなるグループから選択される、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項17】
隣接活性エリア領域の前記セットをマージすることが、組合せのロジック要素および連続したロジック要素からなるグループから選択されるロジック・デバイス間で活性エリア領域をマージすることを含む、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項18】
つながったバスが複数の別々の供給または接地接点を置換する1つまたは複数の前記つながったバスに前記さらに大きい活性エリア領域を接続することと、
隣接活性エリア領域の前記セットの間のトレンチ分離領域を減らすことと
をさらに含む、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項19】
隣接活性エリア領域の前記セットをマージすることが、セル境界を越えて隣接活性エリア領域の前記セットをマージすることを含む、請求項12に記載のコンピュータ可読ストレージ媒体。
【請求項20】
半導体デバイスであって、
基板と、
前記基板上に底部ソース/ドレイン領域を形成する活性エリア領域と、
前記底部ソース/ドレイン領域上に形成される複数の縦型トランジスタであって、前記底部ソース/ドレイン領域が、前記複数の縦型トランジスタ間で共有される、縦型トランジスタと
を備え、
前記縦型トランジスタが、
垂直チャネル、
前記垂直チャネルの周囲に形成されたゲート誘電体層、
前記ゲート誘電体の周囲に形成されたゲート導体、および
前記垂直チャネル上に形成された上部ソース/ドレイン領域
を含む、半導体デバイス。
【請求項21】
前記活性エリア領域が、前記底部ソース/ドレイン領域に隣接した充填領域または非充填領域を含む、請求項20に記載のデバイス。
【請求項22】
前記複数の縦型トランジスタを有する前記活性エリア領域を包むマージされたトレンチ分離領域をさらに備える、請求項20に記載のデバイス。
【請求項23】
前記活性エリア領域がロジック・デバイス間で共有される、請求項20に記載のデバイス。
【請求項24】
複数の活性エリア領域間に別々の供給または接地レールを形成するための1つまたは複数のつながったバスをさらに備える、請求項20に記載のデバイス。
【請求項25】
前記活性エリア領域がセル境界を越えて延びる、請求項20に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は一般に半導体レイアウトに関し、より詳細には、抵抗を減らし、レイアウト・エリアを改善するためのマージされた活性エリア(例えば、底部ソースおよびドレイン領域)を有する縦型トランジスタのデザインをレイアウトするためのデバイスおよび方法に関する。
【背景技術】
【0002】
縦型電界効果トランジスタ(VFET:vertical field-effect transistor)は、基板の表面の平面に沿って置かれるのではなく、VFETが形成される基板の表面に垂直なチャネルを含む。これは、これらのデバイスのパッキング密度を増加させ、平面のフィンFETを上回ってスケーリング限界を改善させる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかし、縦型FETにはデバイスの別々の性質による課題がある。デバイスまたはデバイスのグループでさえ、分離境界、ウェル境界、および領域境界をはさんで互いに隔てられる。小さく狭い活性エリア(RX)領域は、通常の限界寸法(CD:critical dimension)および(例えば、リソグラフィ・マスク間等の)オーバレイの変化のために、電源に対する抵抗が高くなるという結果を生じることがある。結果として、これらの条件に適応する必要がある電源接続およびデバイス構造は、基板上の貴重な面積を消費する。
【0004】
したがって、電源に対する負担を減らし、レイアウト・エリアを保つ、VFETのための回路レイアウトが必要である。
【課題を解決するための手段】
【0005】
本発明の1つの実施形態によれば、縦型トランジスタを有するデバイス・レイアウトのための方法は、縦型トランジスタを有する半導体デバイスのレイアウトにおける活性エリア領域を識別することを含む。同じ電位を有する隣接活性エリア領域のセットが決定される。マージされることになる隣接活性エリア領域のセットは、1つまたは複数の性能基準に基づいて優先順位を付けられる。隣接活性エリア領域のセットは、優先度に応じて、さらに大きい活性エリア領域を形成するためにマージされる。本実施形態による縦型電界効果トランジスタ(VFET)のための回路レイアウトは、さらに大きい活性エリア領域を形成するために領域をマージすることによって、電源に対する負担を減らし、レイアウト・エリアを保つ。
【0006】
縦型トランジスタを有するデバイス・レイアウトのためのコンピュータ可読プログラムを有する非一時的コンピュータ可読ストレージ媒体が含まれ、コンピュータ可読プログラムは、コンピュータ上で実行されると、縦型トランジスタを有する半導体デバイスのレイアウトにおける活性エリア領域を識別することと、同じ電位を有する隣接活性エリア領域のセットを決定することと、1つまたは複数の性能基準に基づいて、マージされることになる隣接活性エリア領域のセットに優先順位を付けることと、優先度に応じて、さらに大きい活性エリア領域を形成するために隣接活性エリア領域のセットをマージすることとを行うステップをコンピュータに行わせる。本実施形態によるVFETのための回路レイアウトは、さらに大きい活性エリア領域を形成するために領域をマージすることによって、電源に対する負担を減らし、レイアウト・エリアを保つ。
【0007】
半導体デバイスは、基板と、基板上に底部ソース/ドレイン領域を形成する活性エリア領域とを含む。複数の縦型トランジスタは、底部ソース/ドレイン領域上に形成され、底部ソース/ドレイン領域は、複数の縦型トランジスタ間で共有される。縦型トランジスタは、垂直チャネル、垂直チャネルの周囲に形成されたゲート誘電体層、ゲート誘電体の周囲に形成されたゲート導体、および垂直チャネル上に形成された上部ソース/ドレイン領域を含む。本実施形態によるVFETを有するデバイスは、さらに大きい活性エリア領域を形成するために領域をマージすることによって、電源に対する負担を減らし、レイアウト・エリアを保つ。
【0008】
これらおよび他の特徴および利点は、添付の図面に関連して読まれることになる例証的な実施形態の以下の詳細な説明から明らかになるであろう。
【0009】
本発明の実施形態は、添付の図面を参照しながらほんの一例としてこれから説明される。
【図面の簡単な説明】
【0010】
図1】本発明の1つの実施形態による、マージされた活性エリア領域、マージされたトレンチ分離領域、ならびに抵抗を減らした最適化レイアウトを提供するために形成された、つながった供給および接地レールを有するレイアウトを示すレイアウト図である。
図2】本発明の1つの実施形態による、底部ソース/ドレイン領域を含む、共通活性エリア領域を共有する縦型トランジスタを示す断面図である。
図3】本発明の1つの実施形態による、2つ以上のロジック・デバイス間でマージされ、共有された活性エリア領域を有するレイアウトを示すレイアウト図である。
図4】本発明の1つの実施形態による、供給/接地レールに接続され、供給/接地レールから分離された活性エリア領域に対して、非充填領域およびダミー充填領域を有するマージされた活性エリア領域を有するレイアウトを示すレイアウト図である。
図5】本発明の1つの実施形態による、複数のセル境界にわたって延びる活性領域を含む、マージされた活性エリア領域を有するレイアウトを示すレイアウト図である。
図6】本発明の1つの実施形態による、最適化レイアウトを変更または作り出すシステムを示すブロック図/流れ図である。
図7】本発明の実施形態による、縦型トランジスタを有するデバイス・レイアウトのためのシステム/方法を示すブロック図/流れ図である。
【発明を実施するための形態】
【0011】
本発明の実施形態は、半導体デバイスを製造するためのデバイス、レイアウト、および方法を含む。特に有効な実施形態は、電力および接地供給がさらに低い電力を消費するように、マージされた領域に隣接活性領域(RX)を組み合わせる。これは、中でも、例えば、レイアウトを簡素化すること、電力需要を減らすこと、抵抗を減らすことによって半導体デバイスの性能を改善する。これらの恩恵は、公称条件および最悪を想定した(高い負荷)条件の最中にあてはまる。活性領域間の充填物の特徴または他の構成要素を除去するようにレイアウトをさらに調整することによって、底部ソースおよびドレイン(S/D:source and drain)領域の抵抗は、さらに減らされる可能性がある。
【0012】
活性エリア領域(RX)は、(例えば、シャロー・トレンチ・アイソレーション(STI:shallow trench isolation)領域によって分離された活性シリコン半導体または導体領域といった)基板上の誘電体分離領域によって隔てられた活性半導体領域を含む。本原理の1つの態様は、これらの領域のうちのどれが、優先度に応じてマージされ得るかを判断した。優先度は、性能基準、またはレイアウトの制約または他の制約などの他の基準に基づいて決定されてよい。
【0013】
本発明の態様は、所与の例証的なアーキテクチャの観点から説明されるが、他のアーキテクチャ、構造、基板材料、ならびに加工の特徴およびステップは、本発明の態様の範囲内で変化してよいということを理解されたい。
【0014】
層、領域、または基板などの1つの要素が、別の要素の「上に(on)」または「上に(over)」にあると呼ばれるとき、これは直接的に他の要素の上にあってよく、また介在要素が存在してもよいということも理解されよう。対照的に、1つの要素が、別の要素「上に直接的に(directly on)」、または「上に直接的に(directly over)」あると呼ばれるとき、介在要素は存在しない。1つの要素が、別の要素に「接続される(connected)」または「連結される(coupled)」と呼ばれるとき、他の要素に直接的に接続または連結されてよく、また介在要素が存在してよいということも理解されよう。対照的に、1つの要素が、別の要素に「直接的に接続される(directly connected)」、または「直接的に連結される(directly coupled)」と呼ばれるとき、介在要素は存在しない。
【0015】
本実施形態は、集積回路チップのためのデザインを含むことができ、これは、グラフィカル・コンピュータ・プログラミング言語で作り出され、(ディスク、テープ、物理ハード・ドライブ、またはストレージ・アクセス・ネットワークなどにおける仮想ハード・ドライブなどの)コンピュータ・ストレージ媒体に格納されてよい。チップ、またはチップを製造するために使用されるフォトリソグラフィ・マスクを設計者が製造しない場合、設計者は、物理的な手段で(例えば、デザインを格納するストレージ媒体を複製することによって)、またはこのようなエンティティに電子的に(例えば、インターネットを通じて)、結果として生じるデザインを直接的または間接的に伝送することができる。格納されたデザインは次に、フォトリソグラフィ・マスクの製造に適したフォーマット(例えばGDSII)に変換され、これは典型的には、ウエハ上に形成されることになる当該のチップ・デザインの複数の複製を含む。フォトリソグラフィ・マスクは、エッチングされるか、そうでなければ加工されることになるウエハのエリア(またはウエハ上の層あるいはその両方)を画定するために利用される。
【0016】
本明細書で説明されるような方法は、集積回路チップの製造に使用されてよい。結果として生じる集積回路チップは、未加工のウエハの形で(すなわち、複数のパッケージされていないチップを有する単一のウエハとして)、ベア・ダイとして、またはパッケージされた形で、製造者によって配布されてよい。後者の場合、チップは、(マザーボードまたは他のさらに高レベルの担体に貼られるリード線を有するプラスチック担体などの)単一チップ・パッケージ内に、あるいは(表面の相互接続もしくは埋め込まれた相互接続のどちらか、または両方を有するセラミック担体などの)複数チップ・パッケージ内に実装される。いずれにせよ、チップは次に、(a)マザーボードなどの中間製品、または(b)最終製品の一部として、他のチップ、個別の回路素子、もしくは他の信号処理デバイス、またはその組合せと統合される。最終製品は、おもちゃおよび他の低級の用途から、ディスプレイ、キーボードまたは他の入力デバイス、および中央処理装置を有する先進的なコンピュータ製品に及ぶ集積回路チップを含む任意の製品でよい。
【0017】
材料の化合物は、例えばSiGeといった、列挙された要素の観点から説明されるということも理解されたい。これらの化合物は、化合物内の要素の様々な比率を含み、例えば、SiGeは、xが1以下のSiGe1−x、等を含む。さらに、他の要素は、化合物および本原理によるさらなる機能に含まれてよい。追加の要素を伴う化合物は、本明細書で合金と呼ばれる。
【0018】
「1つの実施形態(one embodiment)」または「1つの実施形態(an embodiment)」、ならびにこれらの他の変形物への本明細書における言及は、実施形態に関連して説明される特定の特徴、構造、特性、などが、少なくとも1つの実施形態に含まれるということを意味する。したがって、本明細書の至る所で様々な場所に現れる、句「1つの実施形態において(in one embodiment)」、または「1つの実施形態において(in an embodiment)」、ならびに他の任意の変形物の出現は、必ずしも同じ実施形態をすべて参照しない。
【0019】
例えば、「A/B」、「AまたはBあるいはその両方(A and/or B)」、および「AおよびBのうちの少なくとも1つ(at least one of A and B)」のケースにおける、以下の「/」、「〜または〜あるいはその両方(and/or)」、および「のうちの少なくとも1つ(at least one of)」のいずれかの使用は、第1の列挙されたオプション(A)のみの選択、または第2の列挙されたオプション(B)のみの選択、または両方のオプション(AおよびB)の選択を包含することを意図するということを理解されたい。さらなる例として、「A、B、またはC、あるいはその組合せ(A, B, and/or C)」および「A、B、およびCのうちの少なくとも1つ(at least one of A, B, and C)」のケースにおいて、このような言い回しは、第1の列挙されたオプション(A)のみの選択、または第2の列挙されたオプション(B)のみの選択、または第3の列挙されたオプション(C)のみの選択、または第1と第2の列挙されたオプション(AおよびB)のみの選択、または第1と第3の列挙されたオプション(AおよびC)のみの選択、または第2と第3の列挙されたオプション(BおよびC)のみの選択、または3つすべてのオプション(AおよびBおよびC)の選択を包含することを意図する。これは、当業者によって容易に明らかなように、列挙された多くの項目に対して拡張されてよい。
【0020】
本明細書で使用される専門用語は、特定の実施形態だけを説明するためのものであり、実施形態の例を限定することを意図するものではない。本明細書で使用されるように、単数形「a」、「an」、および「the」は、別のやり方で文脈がはっきりと示さない限り、複数形を同様に含むことを意図する。用語「備えている(comprises)」、「備える(comprising)」、「含んでいる(includes)」、または「含む(including)」、あるいはその組合せは、本明細書で使用されるとき、決められた特徴、整数、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を指定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはこれらのグループ、あるいはその組合せの存在または追加を排除しないということがさらに理解されよう。
【0021】
「真下に(beneath)」、「下に(below)」、「下方に(lower)」、「上に(above)」、「上方に(upper)」、および同様のものなどの空間に関連した語は、図に示されるような、1つの要素または特徴の、別の要素または特徴への関連性を表すための説明を簡単にするために本明細書で使用されてよい。空間に関連した語は、図に描写される方向に加えて、使用中または動作中のデバイスの様々な方向を包含することを意図するということが理解されよう。例えば、図のデバイスが反転されると、他の要素または特徴の「下に(below)」、または「真下に(beneath)」として表される要素は、したがって、他の要素または特徴の「上に(above)」向けられる。したがって、用語「下に(below)」は、上と下の方向の両方を包含することができる。そうでなければ、デバイスは(90度、または他の方向に回転されて)向けられてよく、本明細書で使用される空間に関連した記述子は、適宜解釈されてよい。さらに、層が、2つの層の「間に」あると呼ばれるとき、これは、2つの層の間に唯一の層があってよく、また1つまたは複数の介在する層が存在してもよいということも理解されよう。
【0022】
用語、第1、第2、等は、様々な要素を説明するために本明細書で使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないということが理解されよう。これらの用語は、1つの要素を別の要素と区別するためにしか使用されない。したがって、下記で論じられる第1の要素は、本概念の範囲から逸脱することなく第2の要素と称されてよい。
【0023】
同様の数字が、同じまたは類似の要素を表す図面を、および最初に図1をこれから参照すると、本発明の態様による、活性エリア領域(または活性領域)の最適化を示すための例証的なレイアウト10および30が描写される。レイアウト10は、供給電圧Vddを受ける複数の活性領域18を含む。活性領域18は、各活性領域18内に配置された縦型トランジスタに供給電圧を提供するために用いられる電源接点14を含む。レイアウト10は、接地電圧GNDを受ける複数の活性領域28をさらに含む。活性領域28は、各活性領域28内に配置された縦型トランジスタに供給電圧を提供するために用いられる接地接点24を含む。
【0024】
縦型トランジスタ(図示せず)は、レイアウト内のこれらの場所に応じて、電位VddまたはGNDにつながれた底部ソースまたはドレイン領域を有することが多い。1つの実施形態において、(図1の中で「P」とマークされた)Nウェル上のPFETに対して活性領域18が形成され、一方、(図1の中で「N」とマークされた)Pウェル上のNFETに対して活性領域28が形成される。活性領域18および28は、トレンチ分離領域12によって画定される。トレンチ分離領域12は、活性領域18と活性領域28の間、および活性領域18、28と、外部デバイスまたは構成要素との間の電気的分離をもたらす。活性領域18、28は、複数のVFETによる単一のVFETのソースまたはドレイン領域の共有をそれぞれ含むことができる。
【0025】
レイアウト10において、活性領域18、28は隔てられ、各活性領域18、28に対して1つまたは複数の接点14または24が必要である。これは、電気抵抗が高くなるので、電力および接地供給があまり効果的でないことを示す。さらに、レイアウト10は、レイアウト10の至る所に多数の分離溝領域12を有する、比較的大きいレイアウト・エリアを消費する。他の領域16がレイアウト10に含まれてもよい。これらの領域16は、充填材、導電材料、他の構成要素または構造、等を含む他の構成要素または構造を含むことができる。これらの領域16は、電位がVddまたはGNDである。
【0026】
1つの実施形態によれば、レイアウト10の隣接活性領域18または28は、電力および接地供給が、レイアウト30に描写されるように、ずっと低い抵抗を有するようにマージされる。レイアウト10は、同じ電位(GND)につながれた複数のVFETによって共有される組み合わされた領域38の中の活性領域18内の底部ソースまたはドレイン領域(S/D)をマージするように再構成される。同様に、レイアウト10は、同じ電位(Vdd)につながれた複数のVFETによって共有される組み合わされた領域36の中の活性領域28内の底部ソースまたはドレイン領域(S/D)をマージするように再構成される。
【0027】
共通バス34は、Vdd電源に対する活性領域36全体への接点を形成する。同様に、共通バス35は、GND電源に対する活性領域38全体への接点を形成する。いくつかの実施形態において、底部領域(例えば、活性領域36、38)はソースを含み、VddまたはGNDにつながれる。他の実施形態において、底部領域(例えば、活性領域36、38)はドレインを含み、VddまたはGNDにつながれる。隣接したVFETが、同じVddまたはGND電位(または他の任意の共通の電位)につながれたソース(またはドレイン)を有するとき、トレンチ分離はVFETの間から除去されてよい。これは、VFET間のトレンチ分離32のための実装面積を減らす。VFETは、大きな共有底部ソース/ドレイン領域36、38を用いることができる。
【0028】
マージされた活性領域によって提供される恩恵のうちのいくつかは、つながった活性領域を含み、これは、底部S/D領域へのトレンチ・シリサイド(TS:trench silicide)接点の抵抗を下げ、(少なくとも、例えば、構成要素およびこれらの構成要素間のインターフェースが少なくなるために)横方向の活性領域の抵抗を下げることになる。増加したデバイス・ドライブ電流および改善された温度抵抗も、マージされたS/D領域によって実現される。処理および共有活性領域が少なくなると、デバイス間の変動、およびこれらのデバイスの実行も減ることになる。共通活性領域(ソースまたはドレイン)を使用することは、マージされたデバイス間の静電容量の問題を低減または除去するのを支援する。デバイス・レイアウトは、つながった電力または接地接点レールの使用によって簡素化され、このことも同様に抵抗を下げる。これは、はるかに大きくなり、抵抗特性の改善と静電容量の減少をもたらす、マージされた活性領域を使用すると、VFET間の間隔を維持することは大した問題ではなくなるので、VFETのための配線トラックの使用の改善、スペーサおよびゲートの精細度の改善の可能性ももたらす。
【0029】
図2を参照すると、例示的な実施形態による、マージされたS/D領域58の上にある、垂直フィン52(チャネル)を有する縦型電界効果トランジスタ50、およびゲート電極56のあるゲート構造54の断面図が示される。
【0030】
1つまたは複数の実施形態において、カウンタ・ドープ層62は、基板60の上または中に形成されてよく、カウンタ・ドープ層62は、マージされたソース/ドレイン領域58を基板60の大部分から電気的に分離するために使用されてよい。基板60は、例えば、Si、SiGe、SiC、シリコン・オン・インシュレータ、III−V材料、等などの、任意の適切な基板材料を含むことができる。
【0031】
ゲート誘電体層74は、1つまたは複数の誘電体層を含むことができ、垂直フィン54および底部スペーサ層64(例えばSiNといった誘電体層)上に形成されてよい。ゲート誘電体層74の少なくとも1つの層は、酸化ハフニウム(例えば、HfO)、ハフニウム・シリコン酸化物(例えば、HfSiO)、等などの金属酸化物を含むがこれらに限定されない高誘電率(high-k)材料でよい。ゲート電極すなわちゲート導体56は、金属または他の高導電材料を含み、垂直フィン52すなわちチャネルを(完全にまたは部分的に)取り囲む。ゲート電極56は、ゲート接点78に接触する。上部ソース/ドレイン領域68は、接点76に接触する。接点76は、上部ソース/ドレイン領域68と接点76のインターフェースでケイ素化合物が形成され得るので、トレンチ・シリサイド(TS)接点と呼ばれてもよい。上部ソース/ドレイン領域68は、誘電体層72(例えば、酸化物)に包まれる。バリア層すなわちライナー70(例えば、TiN、TaN、等)は、接点76および78の開口部に同様に形成されてよい。縦型トランジスタ50は、例えば、酸化ケイ素(例えば、SiO)といった中間誘電材料82に包まれる。
【0032】
図2に描写されるデバイス50は例証的なものであるということを理解されたい。他の縦型FETのデザインおよび構成が用いられてもよい。さらに、垂直ナノワイヤまたは他の垂直デバイスが用いられてもよい。
【0033】
図2は、マージされた底部S/D領域58を共有する2つのVFET50を例証的に示す。従来の構造では、シャロー・トレンチ・アイソレーション領域または他のバリアが、底部S/D領域58を貫いて基板60の中に存在してもよい。これらのバリアは、(例えば、境界線90に沿って)複数のデバイス50の間に配置される。本実施形態はこのようなバリアの必要性を無くし、複数のVFET50の間の底部S/D領域58をマージする。
【0034】
任意の数の他のVFETが、マージされたS/D領域58を共有することもできる。マージされたS/D領域58を共有できるデバイス50は、デバイス50が同じ固定電位を有するか、充填領域(誘電材料で充填された領域)の隣の固定電位または過渡電位を有するときに識別されることが可能である。都合のよいことに、マージ領域は共通電位と関連付けられ、様々なドーパント伝導性および濃度に対する耐性がある。したがって、活性領域58は、セル境界(例えば、N−NまたはP−Pセル境界)を超えてマージされてよい。さらに、マージは、例えば、同じセル内のデバイス、隣接セル(N−NまたはP−P)内のデバイス、同じバス(GNDまたはVdd)に接続された底部S/D領域を共有する隣接デバイス、充填領域の中にまたは貫いて延びる底部S/D領域を有する隣接デバイスといった、単一のまたは複数の構成要素に対する複数のFETの間で行われてよい。
【0035】
1つの実施形態において、組合せのロジック要素および連続したロジック要素がマージされてよい。例えば、1つのインバータの活性領域は、隣接した異なるインバータの活性領域とマージされてよく、1つのNANDゲートの活性領域は、別のNANDゲートまたはインバータの活性領域とマージされてよく、1つのNORゲートの活性領域は、別のNORゲートまたはインバータの活性領域とマージされてよい、等。別の例において、充填エリアは、インバータ、NANDゲート、NORゲート、等の活性エリアとマージされてよい。充填エリアのN領域は隣接デバイスとマージされてよく、P領域は、逆方向にある対応するデバイスとマージされてよい。
【0036】
本実施形態は、チャネル電流が垂直方向になっている任意のデバイスに適用可能である。これは、縦型トランスポート・フィンFET(vertical transport finFET)、垂直ゲートの相補型金属酸化膜半導体(CMOS:complementary metal oxide semiconductor)FET、垂直ナノワイヤ・デバイス、等を含むことができる。
【0037】
図3を参照すると、多くの分離活性領域108、110、112および活性領域114、116、118を有するレイアウト102を示す別の例が描写される。活性領域108は、NORゲートを形成するための構成要素124を含む。活性領域110および112は、インバータ(INV)を形成するための構成要素126を含む。活性領域114は、NANDゲートを形成するための構成要素128を含む。活性領域116および118は、インバータを形成するための構成要素126を含む。分離活性領域108、110、112および活性領域114、116、118は、分裂し、隔てられた活性領域の配列の結果として、(公称および不定両方の)さらに高い抵抗の影響を受けやすい。
【0038】
さらに、制限されたデバイス幅のために、供給レール106または接地レール104に重なって形成された接点は小さく、オーバレイの公差に非常に左右される。例えば、領域120において、活性領域118とレール106の重複は、接点(例えば、TS接点)が妥当でないか、交差エリアの不足のために短絡の影響を受けやすくなり得る交差領域を示す。
【0039】
本発明の1つの態様によれば、活性領域は、例えば、レイアウト102のNORゲート、インバータ、およびNANDゲート、等などの、組合せ式のおよび連続したロジック・デバイスのVFETのためのレイアウト132にマージされる。分離活性領域108、110、112は、レイアウト132内でさらに大きい活性領域138を形成するためにマージされる。活性領域138は、NORゲートおよび2つのインバータに対応(serve)する。分離活性領域114、116、118は、レイアウト132内でさらに大きい活性領域144を形成するためにマージされる。活性領域144は、NANDゲートおよび2つのインバータに対応する。
【0040】
接点140は次に、接点サイズをさらに拡張し、狭い交差エリア(120)を減らすために、各活性領域138、140に沿って連続的に形成されてもよい。供給レール136または接地レール134は、活性領域144および活性領域138それぞれとのさらに大きい重複を有する。このようにして、接点(例えば、TS接点)は、はるかに大きくなり得る。
【0041】
活性領域138、144が大きくなり、TS接点の接点交差エリアが大きくなると、活性領域へのTS接点の抵抗の減少、活性エリアを横切る横方向の抵抗の減少、温度抵抗の減少(熱流がよくなること)を含む、抵抗の減少をもたらす。
【0042】
図4を参照すると、レイアウト202および226は、レイアウト230またはレイアウト240に改善されることが可能である。レイアウト202および226は、非充填領域220およびダミー充填領域222をそれぞれ含む。非充填領域220およびダミー充填領域222は、レイアウト230または240を形成するために活性エリア領域とマージされてよい。
【0043】
1つの例において、レイアウト202および226はそれぞれ、活性領域204および206ならびに活性エリア領域212および210を含む。さらに、他の活性エリア領域、他の構造、または他の構成要素を含むことができる他の構成要素208および214も形成される。
【0044】
レイアウト202は、レイアウト230内で活性エリア領域234を形成するためにマージされる活性エリア領域204、206および非充填領域220を有することができる。活性エリア領域212、210および非充填領域220は、活性エリア領域232を形成するためにマージされる。構成要素208および214は影響を受けずに残る。レイアウト230は、導電レール236および238の重複が、レイアウト202および226におけるレール216および218の重複より大きい領域232および234を含む。レイアウト230内のマージされた構成要素は、レール236および238に沿って接続される。非充填領域220は除去され、今や活性領域234および232の領域260に含まれ、これは、活性エリアを大きくし、抵抗をさらに下げる。
【0045】
レイアウト226は、レイアウト230内で活性エリア領域234を形成するためにマージされる活性エリア領域204、206およびダミー充填領域222を有することができる。活性エリア領域212、210およびダミー充填領域222は、活性エリア領域232を形成するためにマージされる。構成要素208および214は影響を受けずに残る。レイアウト230は、導電レール236および238の重複が、レイアウト202および226におけるレール216および218の重複より大きい領域232および234を含む。レイアウト230内のマージされた構成要素は、レール236および238に沿って接続される。ダミー充填領域222は除去され、今や活性領域234および232の領域260に含まれ、これは、活性エリアを大きくし、抵抗をさらに下げる。
【0046】
レイアウト230において、1つの例において、充填エリア222およびN領域204、206がマージされてよく、また充填エリア222およびP領域210、212がマージされてよく、デバイスは、様々なドーパント伝導性のある充填エリアを超えて形成される。
【0047】
レイアウト240において、レイアウト202は、活性エリア領域244を形成するためにマージされた活性エリア領域204、206を有することができる。活性エリア領域212、210および非充填領域220は、活性エリア領域242を形成するためにマージされてよい。構成要素208および非充填領域220は、レール236から分離された新しい活性エリア領域246にマージされてよい。構成要素214は影響を受けずに残る。レイアウト240は、導電レール238および236それぞれの重複が、レイアウト202および226におけるレール218および216の重複より大きい領域242および244を含む。非充填領域220は、今や活性エリア領域246および242の領域260に含まれ、これは、活性エリアを大きくし、抵抗をさらに下げる。
【0048】
レイアウト240において、レイアウト226は、活性エリア領域244を形成するためにマージされた活性エリア領域204、206を有することができる。活性エリア領域212、210、およびダミー充填領域222は、活性エリア領域242を形成するためにマージされてよい。構成要素208およびダミー充填領域222は、レール236から分離された新しい活性エリア領域246にマージされてよい。構成要素214は影響を受けずに残る。レイアウト240は、導電レール238および236それぞれの重複が、レイアウト202および226におけるレール218および216の重複より大きい領域242および244を含む。ダミー充填領域222は、今や活性エリア領域246および242の領域260に含まれ、活性エリアを大きくし、抵抗をさらに下げる。
【0049】
図5を参照すると、レイアウト302は、N−NまたはP−Pセル境界306を超える領域を含む活性エリア領域をマージすることによって、レイアウト320に変換される。例えば、ロジック回路はチップ上に1列に設置されてよく、セル境界を越えて境を接するN領域またはP領域によって、追加の列が各回路の列の上および下に設置される。レイアウト302は、レール306が、P−Pセル間、またはN−Nセル間のドーパント境界も表す、レール304、306、および308を含む。レイアウト302は、活性領域310、312、および316を含む。さらに、非充填領域314は、レイアウト302内の他の領域の間に配置される。構成要素318は、活性エリア領域または他の構成要素もしくはデバイスを含むことができる。
【0050】
レイアウト320において、領域310は活性エリア領域330にマージされ、領域312、および非充填領域314の一部は、活性エリア領域332にマージされ、領域316、および非充填領域314の一部は、活性エリア領域336にマージされる。
【0051】
活性エリア領域332は、様々なドーパント濃度の領域間、または様々なドーパント伝導性の領域間でも、セル境界を越えてマージされる。1つの実施形態において、活性エリア領域332のすべての部分は、様々なセル領域をマージできるように同じ電位に維持されてよい。
【0052】
複数の図に描写される活性エリア領域に関して、活性エリア領域は、2つ以上のVFET、またはこれらの上に形成された他のトランジスタ構造を含むか、含むであろうということを理解されたい。これらのデバイスは、共通のS/D領域(例えば、底部S/D領域)を共有する。これらのVFETは、底部S/D領域を共有して電力バスに接続する隣接デバイス、同じセル内のデバイス、隣接セル内のデバイス(N−NまたはP−Pデバイス)、接地バスに接続された底部S/D領域のある隣接デバイス、充填(または非充填)領域内に延びる底部S/D領域のある隣接デバイス、充填(または非充填)領域を通じてマージされる底部S/D領域のある隣接デバイス、等の1つまたは複数を含むことができるマージされた活性エリア領域で形成される。マージされた活性エリア領域のあるこれらのVFETは、例えば、別のインバータとマージされた1つのインバータ、別のNANDゲートもしくはインバータとマージされた1つのNANDゲート、別のNORゲートもしくはインバータとマージされた1つのNORゲート、あるいは組合せ論理回路、もしくは順序論理回路、またはその両方の任意の組合せを含むことができる。充填エリアの活性エリア領域は、インバータ、NANDゲート、NORゲート、または他のゲート構造もしくはトランジスタのグループとマージされてよい。1つの例において、充填エリアのN領域は、充填エリアに隣接したデバイス、および逆方向にあるデバイスとマージされたP領域におけるデバイスとマージされてよい。
【0053】
図6を参照すると、1つの実施形態による、本発明が適用され得る例示的な処理システム400が示される。処理システム400は、システム・バス405を介して他の構成要素に動作可能なように連結された少なくとも1つのプロセッサ(CPU)402を含む。キャッシュ406、リード・オンリ・メモリ(ROM:Read Only Memory)408、ランダム・アクセス・メモリ(RAM:Random Access Memory)410、入力/出力(I/O:input/output)アダプタ420、サウンド・アダプタ430、ネットワーク・アダプタ440、ユーザ・インターフェース・アダプタ450、およびディスプレイ・アダプタ460は、システム・バス405に動作可能なように連結される。
【0054】
第1のストレージ・デバイス422および第2のストレージ・デバイス424は、I/Oアダプタ420によってシステム・バス405に動作可能なように連結される。ストレージ・デバイス422および424は、ディスク・ストレージ・デバイス(例えば、磁気または光ディスク・ストレージ・デバイス)、ソリッド・ステート磁気デバイス、などのいずれかでよい。ストレージ・デバイス422および424は、同じタイプのストレージ・デバイスまたは異なるタイプのストレージ・デバイスでよい。
【0055】
スピーカ432は、サウンド・アダプタ130によってシステム・バス405に動作可能なように連結される。送受信機442は、ネットワーク・アダプタ440によってシステム・バス405に動作可能なように連結される。ディスプレイ・デバイス462は、ディスプレイ・アダプタ460によってシステム・バス405に動作可能なように連結される。
【0056】
第1のユーザ入力デバイス452、第2のユーザ入力デバイス454、および第3のユーザ入力デバイス456は、ユーザ・インターフェース・アダプタ450によってシステム・バス405に動作可能なように連結される。ユーザ入力デバイス452、454、および456は、キーボード、マウス、キーパッド、画像キャプチャ・デバイス、動作検知デバイス、マイクロフォン、前述のデバイスの少なくとも2つの機能を組み込むデバイス、などのいずれかでよい。当然、本発明の思想を維持しながら他のタイプの入力デバイスが使用されてもよい。ユーザ入力デバイス452、454、および456は、同じタイプのユーザ入力デバイスまたは異なるタイプのユーザ入力デバイスでよい。ユーザ入力デバイス452、454、および456は、システム400との間で情報を入出力するために使用される。
【0057】
当然、処理システム400は、当業者によって容易に予想されるように、他の要素(図示せず)を含んでもよく、一定の要素を省略してもよい。例えば、他の様々な入力デバイスまたは出力デバイスあるいはその両方は、当業者によって容易に理解されるように、同じものの特定の実装形態に応じて、処理システム400に含まれてよい。例えば、様々なタイプのワイヤレスの、または有線の、あるいはその両方の、入力デバイスまたは出力デバイスあるいはその両方が使用されてよい。さらに、様々な構成において、当業者によって容易に理解されるように、追加のプロセッサ、コントローラ、メモリ、などが利用されてもよい。処理システム400のこれらのおよび他の変形形態は、本明細書で提供される本発明の教示を与えられた当業者によって容易に予想される。
【0058】
ストレージ・デバイス422および424は、回路レイアウト変更ツール470を含むことができる。デザイン・レイアウトは、システム400に入力されてよく、ツール470は、縦型トランジスタ・デバイスを有する半導体デバイスに対して抵抗を減らし、レイアウト・エリアを減らすためにマージされ得る活性エリア領域、トレンチ分離領域、および充填/非充填領域を決定するためにデザインを評価する。ツール470は、図7に示され、本明細書で説明されるような方法を用いる。
【0059】
本発明は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せでよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに行わせるための、コンピュータ可読プログラム命令を有するコンピュータ可読ストレージ媒体(または複数の媒体)を含むことができる。
【0060】
コンピュータ可読ストレージ媒体は、命令実行デバイスによる使用のための命令を保持し、格納できる有形のデバイスでよい。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述の任意の適切な組合せでよいが、これらに限定されない。コンピュータ可読ストレージ媒体のさらなる具体例の完全に網羅されていないリストは、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ(RAM)、リード・オンリ・メモリ(ROM)、消去可能プログラマブル・リード・オンリ・メモリ(EPROM(erasable read-only memory)すなわちフラッシュ・メモリ)、スタティック・ランダム・アクセス・メモリ(SRAM:static random access memory)、携帯型のコンパクト・ディスク・リード・オンリ・メモリ(CD−ROM:compact disc read-only memory)、デジタル多用途ディスク(DVD:digital versatile disk)、メモリ・スティック、フロッピー(R)・ディスク、パンチ・カード、または溝に記録された命令を有する溝の中の隆起構造などの機械的にエンコードされたデバイス、および前述の任意の適切な組合せを含む。本明細書で使用されるようなコンピュータ可読ストレージ媒体は、電波、もしくは他の自由に伝播する電磁波などの本質的に一時的な信号、導波路もしくは他の伝送媒体を通じて伝播する電磁波(例えば、光ファイバ・ケーブルを通る光パルス)、またはワイヤを通じて伝送される電気信号として、当然、解釈されるべきではない。
【0061】
本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から個々のコンピューティング・デバイス/処理デバイスに、あるいは例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワーク、もしくはワイヤレス・ネットワーク、またはその組合せといった、ネットワークを介して、外部コンピュータもしくは外部ストレージ・デバイスに、ダウンロードされてよい。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング・デバイス/処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受け取り、個々のコンピューティング・デバイス/処理デバイス内のコンピュータ可読ストレージ媒体に格納するためにコンピュータ可読プログラム命令を転送する。
【0062】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ(ISA:instruction-set-architecture)命令、機械語命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはSmalltalk(R)、C++、もしくは同様のものなどのオブジェクト指向プログラミング言語、および「C」プログラミング言語もしくは類似のプログラミング言語などの従来の手続き型プログラミング言語を含む1つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードでよい。コンピュータ可読プログラム命令は、全面的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンド・アロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上で、および部分的にリモート・コンピュータ上で、または全面的にリモート・コンピュータもしくはサーバ上で実行することができる。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク(LAN:local area network)もしくは広域ネットワーク(WAN:widearea network)含む任意のタイプのネットワークを通じてユーザのコンピュータに接続されてよく、また接続は、(例えば、インターネット・サービス・プロバイダを使用してインターネットを通じて)外部コンピュータに対して行われてよい。いくつかの実施形態において、例えば、プログラマブル論理回路機器、フィールド・プログラマブル・ゲート・アレイ(FPGA:field-programmable gate array)、またはプログラマブル・ロジック・アレイ(PLA:programmable logic array)を含む電子回路機器は、本発明の態様を行うために、コンピュータ可読プログラム命令の状態情報を利用して、電子回路機器を個人専用にすることによってコンピュータ可読プログラム命令を実行することができる。
【0063】
本発明の態様は、本発明の実施形態による、方法、装置(システム)、およびコンピュー・プログラム製品の流れ図またはブロック図あるいはその両方を参照しながら本明細書で説明される。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方の中のブロックの組合せは、コンピュータ可読プログラム命令によって実行されてよいということが理解されよう。
【0064】
これらのコンピュータ可読プログラム命令は、コンピュータ、または他のプログラマブル・データ処理装置のプロセッサによって実行する命令が、流れ図またはブロック図あるいはその両方のブロックまたは複数のブロックに指定された機能/作用を実行するための手段を作り出すべく、汎用コンピュータ、専用コンピュータ、またはマシンを生み出すための他のプログラマブル・データ処理装置のプロセッサに提供されてよい。コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに特定の手法で機能するように指示できるこれらのコンピュータ可読プログラム命令は、命令が格納されたコンピュータ可読ストレージ媒体が、流れ図またはブロック図あるいはその両方のブロックまたは複数のブロックに指定された機能/作用の態様を実行する命令を含む製品を備えるべく、コンピュータ可読ストレージ媒体に格納されてもよい。
【0065】
コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令が、流れ図またはブロック図あるいはその両方のブロックまたは複数のブロックに指定された機能/作用を実行するべく、コンピュータ、他のプログラマブル装置、または他のデバイス上で行われることになる一連の動作ステップに、コンピュータ実行処理を生み出させるために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされてもよい。
【0066】
図の流れ図およびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能、および動作を示す。この点について、流れ図またはブロック図における各ブロックは、指定された論理機能を実装するための1つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または一部を表すことができる。いくつかの代替実装形態において、ブロック内に記された機能は、図に記された順序とは異なる順序で発生してよい。例えば、連続して示される2つのブロックは実際に、関連する機能に応じて、実質的に並行に実行されてよく、またこれらのブロックは、時には逆の順番で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方におけるブロックの組合せは、指定された機能または作用を行うか、専用のハードウェアおよびコンピュータ命令の組合せを実行する専用のハードウェア・ベースのシステムによって実行されてよいということにも留意されたい。
【0067】
図7を参照すると、縦型トランジスタを有するデバイス・レイアウトのための方法が例証的に示される。ブロック502において、デバイス・レイアウトは、マージ・ツール(図6、470)を用いることによって提供されるか(例えば、既存または候補デザイン)、作り出されるか、改善される。マージ・ツール470は、一連のデザイン・ツールの一部でよく、またレイアウトまたはデザインからの入力を使用して動かされる別々のツールまたはプログラムを含んでもよい。レイアウトまたはデザインは、最適化されるようにツールまたはプログラムに入力される。ツールまたはツール・スイートは、ネットワークまたは分散コンピュータ・システムで提供されてよい。
【0068】
ブロック504において、マージするために領域が識別される。ブロック506において、縦型トランジスタを有する半導体デバイスのレイアウト内でマージするために活性エリア領域が識別される。活性エリア領域に隣接した充填(ダミー充填)または非充填領域が、活性領域とマージするためにレイアウト内で識別されてもよい。
【0069】
ブロック508において、同じ電位を有する隣接活性エリア領域のセットが決定される。これは、充填領域または非充填領域の隣の、同じ固定電位、または固定電位もしくは過渡電位、あるいはその両方を有する隣接活性エリア領域のセットを決定することを含むことができる。他のマージ基準が考えられてもよい。
【0070】
ブロック510において、マージされることになる隣接活性エリア領域のセットは、1つまたは複数の性能基準に基づいて優先順位を付けられる。1つまたは複数の性能基準は、抵抗、静電容量、変動低減(variability reduction)、温度抵抗、回路性能、および(例えば、性能の最悪を想定したシナリオ、またはレイアウト競合に基づいて評価する)最悪を想定した変動の低減(reduction of worst case variability)からなるグループから選択される。優先度は、マージが行われるべきときとやり方を決定するためのルールをセットすることによってセットされてよい。
【0071】
ブロック512において、隣接活性エリア領域のセットは、優先度に応じて、さらに大きい活性エリア領域を形成するためにマージされる。隣接活性エリア領域のセットは、活性エリア領域のマージの優先順位に従って、これらの領域をマージするために、これらの領域の形状を変更することができる。
【0072】
ブロック514において、隣接活性エリア領域のセットは、例えば、インバータ、NANDゲート、NORゲート、等の1つまたは複数の間といった、ロジック・デバイス間でマージされてよい。
【0073】
ブロック516において、マージは、つながったバスは複数の別々の供給または接地接点を置換する1つまたは複数のつながったバスにさらに大きい活性エリア領域を接続することを含む。ブロック518において、マージは、隣接活性エリア領域のセットの間のトレンチ分離領域を減らすことを含む。ブロック520において、マージは、必要に応じて、セル境界を越えて隣接活性エリア領域のセットをマージすることを含む。これは、境界を越えて様々なドーパント伝導性を有することを含む。
【0074】
ブロック522において、マージされた活性エリア領域、減少したシャロー・トレンチ・アイソレーション、共通の供給および接地レール、等を有する新しいレイアウトが出力される。新しいレイアウトは、いくつかある恩恵の中でも特に、電源に対する抵抗の減少および負荷の低下、ソースおよびドレイン領域にわたる抵抗の低下、活性エリアを共有するVFET間の静電容量の低下、非充填またはダミー充填領域のよりよい利用を含む。
【0075】
マージされた活性エリア領域を有する縦型トランジスタのための好ましい実施形態(これは例証的なものであり、限定的なものではないということを意図する)を説明したが、上記の教示の観点から、修正および変更が当業者によって行われてもよいということに留意されたい。したがって、添付の特許請求の範囲によって概説されるような本発明の範囲に入る開示された特定の実施形態の中で変更が行われてよいということを理解されたい。このように、特許法で求められるように詳細かつ具体的に本発明の態様を説明したが、特許証によって保護される、請求されるものおよび望まれるものは、添付の特許請求の範囲に示される。
図1
図2
図3
図4
図5
図6
図7
【国際調査報告】