特開2015-201980IP Force 特許公報全文掲載

技術分野

電力変換装置を構成する電力用半導体素子の駆動装置であって、電力用半導体素子を過電流事故から保護してその破損を防止する機能を備えた駆動装置に関するものである。

要約特許出願時に添付された[要約書]

【課題】電力用半導体素子の過電流保護手段を提供する。
【解決手段】ゲート端子Gに電圧を印加することによりコレクタ端子Cとエミッタ端子Eとの間に主電流Icが流れ、かつ、主電流に比例した検出電流がセンス端子Sに流れるIGBT等の電力用半導体素子を駆動するための駆動装置であって、前記検出電流を用いて、IGBTを過電流から保護する動作を行う駆動装置において、ゲート端子に印加される電圧の大きさを制御するためのゲート電圧低減回路320を備え、このゲート電圧低減回路は、検出電流が第1の電流閾値よりも大きくなった場合に、ゲート端子に印加する電圧を第1の時間変化率に従って低減させ、かつ、検出電流が第1の電流閾値よりも小さくなった場合に、ゲート端子に印加する電圧を、第1の時間変化率より小さな第2の時間変化率に従って、IGBTの正常時にゲート端子に印加される電圧値まで増加させる。
【選択図】図2

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、図11に示した第3の従来技術でも、過電流が流れた際に電力用半導体素子104を破損から確実に保護できない場合がある。
前述したように、電力用半導体素子104に過電流が流れると、MOSFET 302がオンし、電力用半導体素子104のゲートに印加される電圧がツェナーダイオード301のツェナー電圧にまで急激に低下し、それに伴って電力用半導体素子104に流れる電流も急激に減少する。しかし、電力用半導体素子104に接続されている配線には浮遊の誘導性成分が存在しており、この誘導性成分は電流を流し続けようとする性質を持っているため、電力用半導体素子104に流れる電流が急激に減少すると、その電流変化率に応じて電力用半導体素子104に大きなサージ電圧が発生する。
すなわち、過電流が流れた際に電力用半導体素子104が担うエネルギーを低減すべく電流を低減するが故に、電力用半導体素子104に過電圧が印加されることになり、過電流が流れることによるエネルギーが直接的な原因ではなく、過電圧が直接的な原因となって電力用半導体素子104が破損に至る場合がある。 そこで、本発明の解決課題は、過電流及び過電圧に起因した破損を防止して電力用半導体素子を確実に保護するようにした電力用半導体素子の駆動装置を提供することにある。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するため、請求項1に係る発明は、制御端子に電圧を印加することにより第1端子と第2端子との間に主電流が流れ、かつ、前記主電流に比例した検出電流が第3端子に流れる電力用半導体素子を駆動するための駆動装置であって、前記検出電流を用いて、前記電力用半導体素子を過電流から保護する動作を行うようにした駆動装置において、 前記制御端子に印加される電圧の大きさを制御するための駆動電圧制御手段を・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、制御端子への印加電圧の変化率を抑制して電流低減時における電流変化率を抑制することができると共に、発振現象が生じるのを防止し、更には制御端子への印加電圧を低減する過程が終了した後は、安全、確実に電力用半導体素子を停止に至らしめることが可能となる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】電力変換システムの構成図である。

【図2】本発明の第1実施形態を示す回路構成図である。

【図3】本発明の第1実施形態の動作波形図である。

【図4】本発明の第2実施形態を示す回路構成図である。

【図5】本発明の第3実施形態を示す回路構成図である。

【図6】本発明の第4実施形態を示す回路構成図である。

【図7】第1の従来技術を示す回路構成図である。

【図8】図7の動作波形図である。

【図9】第2の従来技術を示す回路構成図である。

【図10】図9の動作波形図である。

【図11】第3の従来技術を示す回路構成図である。

【図12】図11の動作波形図である。

選択図 図2出願人が指定した本件の代表的な図

220:ソフトシャットダウン回路   320:ゲート電圧低減回路   Q0:保護素子   Q1,Q2:MOSFET   Q3〜Q6:トランジスタ   VP:直流電源   FF:フリップフロップ   TIMER1,TIMER2:タイマ   CMP1〜CMP3:コンパレータ   ZD1:ツェナーダイオード   R1〜R9:抵抗   C1〜C3:コンデンサ   D1:ダイオード   AND1〜AND4:論理積手段   OR1:論理和手段   NOT1〜NOT4:否定手段

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります