【図1】マルチコアのスピードアップパラメータのグラフである。

【図2】本開示の実施形態に従ったシステムの図である。

【図3】本開示の実施形態に従ったＳＯＣの図である。

【図4A】本開示の実施形態に従った並列処理クラスタの図である。

【図4B】本開示の実施形態に従った並列処理クラスタの図である。

【図5】処理クラスタ内のノード又は計算要素の一部分の図である。

【図6】グローバルロード／ストア（ＧＬＳ）ユニットの一例の図である。

【図7】共有機能メモリのブロック図である。

【図8】コンテキストに対する用語を示す図である。

【図9】例示のシステムのアプリケーションの実行の図である。

【図10】例示のシステムのアプリケーションの実行におけるプリエンプションの例の図である。

【図11】タスクスイッチの例である。

【図12】タスクスイッチの例である。

【図13】タスクスイッチの例である。

【図14】ノードプロセッサ又はＲＩＳＣプロセッサのより詳細な図である。

【図15】ノードプロセッサ又はＲＩＳＣプロセッサの一部の例の図である。

【図16】ノードプロセッサ又はＲＩＳＣプロセッサの一部の例の図である。

【図17】ゼロサイクルコンテキスト切替えの例の図である。