【図1】本発明の一実施例のぱちんこ遊技機の前面側における基本的な構造を示す図である。

【図2】ぱちんこ遊技機の背面側における基本的な構造を示す図である。

【図3】ぱちんこ遊技機の機能ブロックを示す図である。

【図4】ぱちんこ遊技機の主要な基板構成を示す説明図である。

【図5】メイン基板の基本的な構成を示す説明図である。

【図6】サブメイン基板及びサブサブ基板の機能的構成を示す説明図である。

【図7】（ａ）は特別図柄等表示装置を示す説明図、（ｂ１）は演出図柄表示装置における装飾図柄の変動中の表示例を示す説明図、（ｂ２）は同じく装飾図柄の停止中の表示例を示す説明図である。

【図8】当否判定テーブルを模式的に示す図である。

【図9】（ａ）は第１の抽選に係る図柄判定テーブルを模式的に示す図、（ｂ）は第２の抽選に係る図柄判定テーブルを模式的に示す図（ｃ）ははずれに係る図柄判定テーブルを模式的に示す図である。

【図10】変動パターンテーブルを模式的に示す図である。

【図11】はずれ用の変動パターンテーブルを詳細に示す図である。

【図12】メイン基板における制御開始処理を示すフローチャートである。

【図13】図１２に続く制御開始処理を示すフローチャートである。

【図14】メイン基板における遊技進行割込み処理を示すフローチャートである。

【図15】（ａ）は初期値乱数更新テーブルを示す図表、（ｂ）は初期値更新型乱数更新テーブルを示す同じく図表である。

【図16】メイン基板における電源断確認情報設定の処理を示す説明図である。

【図17】メイン基板における電源断所要時間を示す説明図である。

【図18】（ａ）はメイン制御基板における部品構成の概要を示す説明図、（ｂ）はメインＣＰＵの内蔵ＲＷＭに係るメモリマップを示す説明図、（ｃ）はメインＣＰＵのスタックポインタの更新手順を示す説明図、（ｄ）は払出制御割込み処理の概要を示すフローチャートである。