特開 2017-208428出願番号 特願 2016-99209
窒化物半導体装置の製造方法
公報発行日 2017年11月24
公報URL https://ipforce.jp/patent-jp-A-2017-208428 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
窒化物半導体装置の製造方法に関する。
従来、砒化ガリウム（以下、ＧａＡｓ）基板上に窒化ガリウム（以下、ＧａＮ）層をヘテロ結晶成長させる場合に、ＧａＡｓ基板とＧａＮ層との間にＧａＮ低温成長バッファ層を設けることが知られている（例えば、特許文献１参照）。さらに、貫通転位を低減するべく、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）により、島状特徴を有する低温ＧａＮ層と低温ＧａＮ層上の高温ＧａＮ層とを形成することが知られている（例えば、特許文献２参照）。また、ピットを有するＧａＮ層である中間層を形成した後に、当該ピットを埋め込むことが知られている（例えば、特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開平９−２５５４９６号公報
［特許文献２］ 特開２０１３−２４１３３１号公報
［特許文献３］ 特開２００７−２０１４２４号公報
［先行技術文献］
［特許文献］
［特許文献１］ 特開平９−２５５４９６号公報
［特許文献２］ 特開２０１３−２４１３３１号公報
［特許文献３］ 特開２００７−２０１４２４号公報
要約特許出願時に添付された[要約書]
【課題】ＧａＮ基板上にＧａＮ層をホモエピタキシャル成長させる際に、ＧａＮ基板の温度を１０００℃程度とする場合がある。ただし、この場合、ＧａＮ基板の表面から窒素が抜けて、ＧａＮ基板の表面荒れが生じる。ＧａＮ層の結晶品質は下地の表面状態に依存するので、ＧａＮ層の結晶品質が低下する。【解決手段】窒化物半導体基板と、窒化物半導体基板上に設けられた窒化物半導体層とを有する窒化物半導体装置の製造方法であって、成膜室に配置した窒化物半導体基板を加熱して、窒化物半導体基板を成長温度まで昇温させ、且つ、成長温度に達した後は成長温度に維持する加熱段階と、窒化物半導体基板の加熱を開始してから窒化物半導体基板が成長温度に達する前に、窒化物半導体層を形成する材料ガスの成膜室への導入を開始して、窒化物半導体基板が成長温度に達した後も材料ガスの成膜室への導入を継続するガス導入段階と、を備える製造方法を提供する。
【選択図】図３
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ＧａＮ基板上にＧａＮ層をホモエピタキシャル成長させる際に、ＧａＮ基板の温度を１０００℃程度とする場合がある。ただし、この場合、ＧａＮ基板の表面から窒素原子が抜けて、ＧａＮ基板の表面荒れが生じる。ＧａＮ層の結晶品質は下地であるＧａＮ基板の表面状態に依存するので、ＧａＮ基板の表面荒れに起因してＧａＮ層の結晶品質が低下する。課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の第１の態様においては、窒化物半導体装置の製造方法を提供する。窒化物半導体装置は、窒化物半導体基板と、窒化物半導体基板上に設けられた窒化物半導体層とを有してよい。窒化物半導体装置の製造方法は、成膜室に配置した窒化物半導体基板を加熱して、窒化物半導体基板を成長温度まで昇温させ、且つ、成長温度に達した後は成長温度に維持する加熱段階と、窒化物半導体基板の加熱を開始してから窒化物半導体基板が成・・・ 続きを知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】第１実施形態における縦型ＭＯＳＦＥＴ１００の断面概要を示す図である。
【図2】第１実施形態における縦型ＭＯＳＦＥＴ１００の製造工程を示すフロー図である。
【図3】（ａ）は、段階Ｓ１０および段階Ｓ１５におけるＧａＮ基板１０の温度の推移を示すタイミングチャートである。（ｂ）は、各タイミングに応じた（１）導入ガス、（２）成膜室の状態、および（３）形成される層を説明する図である。
【図4A】製造工程における段階Ｓ１０を示す図である。
【図4B】製造工程における段階Ｓ１５を示す図である。
【図4C】製造工程における段階Ｓ２０を示す図である。
【図4D】製造工程における段階Ｓ３０を示す図である。
【図4E】製造工程における段階Ｓ４０を示す図である。
【図4F】製造工程における段階Ｓ５０を示す図である。
選択図 図3出願人が指定した本件の代表的な図
１０・・ＧａＮ基板、１２・・ＧａＮ層、１４・・おもて面、１６・・裏面、１８・・キャップ層、２０・・保護層、２２・・ｎ型領域、２４・・ｐ型ウェル、２５・・チャネル形成領域、２６・・ｐ＋型ウェル、２８・・ｎ＋型ウェル、３０・・ゲート端子、３２・・ゲート絶縁膜、３４・・ゲート電極、４０・・ソース端子、４４・・ソース電極、５０・・ドレイン端子、５４・・ドレイン電極、６０・・被処理積層体、１００・・縦型ＭＯＳＦＥＴ、１１０・・アニール装置
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります