【図1A】本半導体装置の構成を、図１Ｂの基準線ＡＡに関する側面視において示す。

【図1B】本半導体装置の構成を、図１Ａの基準線ＢＢに関する上面視において示す。

【図2A】導電性ポストの構成を示す。

【図2B】第１の変形例に係る導電性ポストの構成を示す。

【図2C】第２の変形例に係る導電性ポストの構成を示す。

【図2D】第３の変形例に係る導電性ポストの構成を示す。

【図3A】導電性ポストと半導体素子、配線基板、及び絶縁基板との接合状態を側面視において示す。

【図3B】導電性ポストと半導体素子との接合状態を、図３Ａの基準線ＢＢに関する上面視において示す。

【図3C】第３の変形例に係る導電性ポストを用いた場合の半導体素子との接合状態を、図３Ａの基準線ＢＢに関する上面視において示す。

【図4A】配線基板上の配線層及び貫通孔の構成を示す。

【図4B】配線基板上の配線層及び貫通孔の別の構成を示す。

【図5A】配線基板上の配線層のスリットの構成を示す。

【図5B】配線基板上の配線層のスリットの別の構成を示す。

【図5C】配線基板上の配線層のスリットのさらに別の構成を示す。

【図6】外部端子が接合される絶縁基板上の配線層の構成及び外部端子と配線層との接合の変形例を、図３Ａの基準線ＣＣに関する上面視において示す。

【図7】半導体装置の製造方法のフローを示す。