発明が解決しようとする課題[発明の詳細な説明]から抜粋

図９は図８における１次の遅延回路２０２の出力ノード１９の電圧波形を示す波形図である。図８のゲート駆動回路１６において、マスク期間を発生する遅延回路２０２は１次の遅延回路であるため、指令信号線１５がＬレベルからＨレベルに切り換わったタイミングで、ノード１９の電圧が指令信号線１５と同電圧になるように徐々に上昇する。この時、ツェナーダイオード１８のツェナー電圧Ｖｚが図９に実線で示す標準値Ｖｚ（ｔｙｐ）であったとする。この場合、ノード１９の電圧が標準値Ｖｚ（ｔｙｐ）に到達した時点で遮断回路２０１のＮＰＮトランジスタ２０が動作する。この動作開始までの所要時間を動作開始時間Ｔｓ（ｔｙｐ）とする。 なお、図９では、説明を分かりやすくするため、ダイオード１７のアノード側とツェナーダイオード１８のカソード側をノード１９からオープンにした場合のノード１９の電圧波形を示している。従って、図９では、ノード１９の電圧は、閾値電圧であるツェナー電圧Ｖｚを越えても上昇している。この場合、指令信号線１５がＨレベルのままであると、ノード１９の電位は指令信号線１５の電位に達する。 図８のゲート駆動回路１６において、ツェナーダイオード１８のツェナー電圧Ｖｚにはばらつきがある。図９ではこのツェナー電圧Ｖｚにはばらつき範囲の最大値Ｖｚ（ｍａｘ）と最小値Ｖｚ（ｍｉｎ）が破線で示されている。遮断回路２０１のＮＰＮトランジスタ２０は、ノード１９の電圧がツェナー電圧Ｖｚに到達したときに動作するので、ツェナー電圧Ｖｚが最小値Ｖｚ（ｍｉｎ）から最大値Ｖｚ（ｍａｘ）までばらつくと、それに応じて、遮断回路２０１の動作開始時間Ｔｓが最小値Ｔｓ（ｍｉｎ）から最大値Ｔｓ（ｍａｘ）までばらつく。図８のゲート駆動回路１６では、遮断回路２０１のＮＰＮトランジスタ２０がオンすることによりＩＧＢＴ３を強制的にオフさせるため、特に動作開始時間Ｔｓの最大値Ｔｓ（ｍａｘ）が長い場合に、過電流がＩＧＢＴ３に流れる時間が長くなる。 一般に動作開始時間Ｔｓは、次式により与えられる。
Ｔｓ＝−Ｒ・Ｃ・ｌｏｇ（１−Ｖｚ／Ｅ） ……（１）
ただし、式（１）において、Ｒは抵抗２３の抵抗値、Ｃはキャパシタ２４の容量値、Ｅは指令信号線１５に与えられる電圧である。また、式（１）の右辺括弧内において、Ｖｚ≠ＥかつＥ≠０である。 式（１）において、指令信号線１５の電圧Ｅが１０Ｖ、抵抗２３の抵抗値Ｒが５００Ω、キャパシタ２４の容量値Ｃが２ｎＦであるとする。この場合において、ツェナー電圧ＶｚをＶｚ（ｍｉｎ）＝５．３３Ｖ、Ｖｚ（ｔｙｐ）＝６．３３Ｖ、Ｖｚ（ｍａｘ）＝７．３３Ｖとすると、動作開始時間Ｔｓは、各々、Ｔｓ（ｍｉｎ）＝０．７６μｓ、Ｔｓ（ｔｙｐ）＝１．００μｓ、Ｔｓ（ｍａｘ）＝１．３２μｓとなる。 指令信号線１５の電圧Ｅが立ち上がってから動作開始時間Ｔｓが経過するまでのマスク期間は、過電流保護が働かないため、ＩＧＢＴ３に過電流が流れ続ける。過電流は、ＩＧＢＴ３等にダメージを与えるため、過電流の誤検出を招かないことを条件に、マスク期間を可能な限り短縮することが重要である。 図８に示すゲート駆動回路１６では、遅延回路２０１の回路定数を変え、閾値電圧Ｖｚを高めに設定することにより動作開始時間Ｔｓを短くすることが可能である。例えば閾値電圧Ｖｚ（ｔｙｐ）を６．３３Ｖよりも高い８．３３Ｖとする場合には、抵抗２３の抵抗値Ｒを２５１Ω、キャパシタ２４の容量値Ｃを２ｎＦとすることにより、動作開始時間Ｔｓを０．９０μｓとすることができる。 しかしながら、閾値電圧であるツェナー電圧ＶｚがＶｚ（ｍｉｎ）＝７．３３Ｖ、Ｖｚ（ｔｙｐ）＝８．３３Ｖ、Ｖｚ（ｍａｘ）＝９．３３Ｖとばらつくと、動作開始時間Ｔｓの長さは、Ｔｓ（ｍｉｎ）＝０．６６μｓ、Ｔｓ（ｔｙｐ）＝０．９０μｓ、Ｔｓ（ｍａｘ）＝１．３６μｓとばらつく。 の例に限らず、閾値電圧Ｖｚがノード１９の飽和電圧Ｅの付近であると、ノード１９の電圧の変化が緩やかになるため、動作開始時間Ｔｓ（ｍｉｎ）〜Ｔｓ（ｍａｘ）のばらつきが大きくなる。 マスク期間となる動作開始時間Ｔｓを短縮するために閾値電圧Ｖｚを高めに設定しても、閾値電圧Ｖｚがばらついた場合には、ＩＧＢＴ３の保護が働かないマスク期間が長くなる。従って、最大値であるマスク期間に過電流が流れてもＩＧＢＴ３が破壊しないようにする等、余裕を持った回路設計をせざるを得ず、その結果、ゲート駆動回路１６のコストアップやサイズアップを招く。 また、通常は、過電流を誤検知しないことを目的としてマスク期間を設計する。そこで、マスク期間の設計では、最初に、誤検知にとっての最悪値である最小値Ｔｓ（ｍｉｎ）を設定し、次いで標準値Ｔｓ（ｔｙｐ）、最大値Ｔｓ（ｍａｘ）を求める。この場合、閾値電圧Ｖｚを高めに設定すると、マスク期間の標準値Ｔｓ（ｔｙｐ）を設定して最小値Ｔｓ（ｍｉｎ）および最大値Ｔｓ（ｍａｘ）を求める場合よりも、最小値Ｔｓ（ｍｉｎ）〜最大値Ｔｓ（ｍａｘ）のばらつきが大きくなる。従って、さらに余裕を持った設計をする必要がある。 この発明は、以上のような事情に鑑みてなされたものであり、マスク期間を短縮しつつ、閾値電圧Ｖｚのばらつきの影響を低減し、遮断回路の動作開始時間の精度を高めることができる半導体スイッチング素子の保護回路を提供することにある。

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明によれば、遅延回路として、２次以上の伝達関数を有する遅延回路が使用されているので、１次の遅延回路が使用された場合に比べて、遅延回路の出力ノードの電圧の時間勾配が急峻になる。従って、閾値電圧のばらつきの影響を低減し、遮断回路が半導体スイッチング素子を遮断する動作を開始するまでの動作開始時間（マスク期間）を短縮しつつその精度を高めることができる。そして、このように動作開始時間の精度を高めることが可能であるため、保護回路が適用されるゲート駆動回路のコストやサイズを抑え、かつ、設計を容易にすることができる。