公報発行日 2017年12月28
公報URL https://ipforce.jp/patent-jp-A-2017-228086 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】第1の実施の形態に係る機械学習管理装置の構成例を示す図である。
【図2】第2の実施の形態の並列分散処理システムの構成例を示す図である。
【図3】マスタノードのハードウェアの一構成例を示す図である。
【図4】サンプリングサイズと予測性能の関係例を示すグラフである。
【図5】学習時間と予測性能の関係例を示すグラフである。
【図6】複数の機械学習アルゴリズムについて改善速度優先探索を行った場合の実行順序の例を示す図である。
【図7】モデル探索の実行順序の第1の例を示す図である。
【図8】モデル探索の実行順序の第2の例を示す図である。
【図9】LRUポリシーによるキャッシュ状況の推移例を示す図である。
【図10】第2の実施の形態における並列分散処理システムが有する機械学習機能を示すブロック図である。
【図11】機械学習の概略手順を示すフローチャートである。
【図12】学習ステップごとの実行予定回数の第1の例を示す図である。
【図13】学習ステップごとの実行予定回数の第2の例を示す図である。
【図14】学習ステップごとの実行予定回数の第3の例を示す図である。
【図15】学習ステップごとの実行予定回数の第4の例を示す図である。
【図16】機械学習の詳細な手順を示すフローチャートである。
【図17】改善速度優先探索によるモデル探索処理の手順を示すフローチャートである。
【図18】予測性能改善速度の算出手順の一例を示すフローチャートである。
【図19】学習ステップごとの実行予定回数の第5の例を示す図である。
【図20】第2の実施の形態のキャッシュ制御によるキャッシュ状況の推移例を示す第1の図である。
【図21】第2の実施の形態のキャッシュ制御によるキャッシュ状況の推移例を示す第2の図である。
【図22】第2の実施の形態のキャッシュ制御によるキャッシュ状況の推移例を示す第3の図である。
【図23】初期の予測結果の第1の例を示す図である。
【図24】実測値反映後の予測結果の第1の例を示す図である。
【図25】初期の予測結果の第2の例を示す図である。
【図26】実測値反映後の予測結果の第2の例を示す図である。
【図27】実測値反映後の予測結果の第3の例を示す図である。
【図28】初期の予測結果の第3の例を示す図である。
【図29】実測値反映後の予測結果の第4の例を示す図である。
【図30】キャッシュの利用状況の表示画面の例を示す図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります