特開 2018-182233出願番号特願 2017-84059
半導体装置および半導体装置の製造方法

出願人富士電機株式会社（識別番号 5234）

2026年特許公開件数ランキング 45位 460件（※）

2026年特許取得件数ランキング 28位 523件（※）

▶ 富士電機株式会社の特許一覧

公報発行日　2018年11月15

公報URL　https://ipforce.jp/patent-jp-A-2018-182233　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

ログイン済みの方はこちら

技術分野

半導体装置および半導体装置の製造方法に関する。従来、炭化ケイ素（以下、ＳｉＣ）デバイス用のエッジ終端構造において、複数のフローティング・ガード・リング間に位置し且つ炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域を設けていた（例えば、特許文献１参照）。また、複数のトレンチを有する多重フローティング・ガード・リング（ＭＦＧＲ）エッジ終端構造において、各トレンチの底に選択的にドーパントを注入することにより各トレンチの底にｐ^＋型領域を設けていた（例えば、特許文献２参照）。さらに、ｎ型の窒化ガリウム（以下、ＧａＮ）層上にｐ型のＧａＮエピタキシャル層を形成し、その後、ｐ型のＧａＮエピタキシャル層の一部を除去することにより、エッジ終端構造を形成していた（例えば、特許文献３参照）。
［先行技術文献］
［特許文献］
［特許文献１］特開２０１３−６２５１８号公報
［特許文献２］特表２０１３−５３４７３２号公報
［特許文献３］米国特許第９１９６６７９号明細書

要約特許出願時に添付された[要約書]

【課題】ＧａＮ材料においては、イオン注入によりｐ型領域を形成すること、および、ｐ型領域を選択成長させることがＳｉＣ材料に比べて困難である。それゆえ、トレンチ部を有するエッジ終端構造にｐ型領域を設けるためには、従来とは異なるエッジ終端構造が必要である。
【解決手段】エッジ終端部を有する半導体装置であって、エッジ終端部は、上面および下面を有する第１導電型の第１の三族窒化物半導体層であって、上面から下面に向かって突出するトレンチ部を有する第１の三族窒化物半導体層と、トレンチ部における複数の側壁と、トレンチ部の底部とに接して設けられた第２導電型の第２の三族窒化物半導体層とを備える半導体装置を提供する。
【選択図】図２

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ＧａＮ材料においては、イオン注入によりｐ型領域を形成すること、および、ｐ型領域を選択成長させることがＳｉＣ材料に比べて困難である。それゆえ、トレンチ部を有するエッジ終端構造にｐ型領域を設けるためには、従来とは異なるエッジ終端構造が必要である。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の第１の態様においては、エッジ終端部を有する半導体装置を提供する。エッジ終端部は、第１の三族窒化物半導体層と第２の三族窒化物半導体層とを備えてよい。第１の三族窒化物半導体層は、上面および下面を有してよい。第１の三族窒化物半導体層は、第１導電型であってよい。第１の三族窒化物半導体層は、トレンチ部を有してよい。トレンチ部は、上面から下面に向かって突出してよい。第２の三族窒化物半導体層は、ト・・・　続きを知財ポータルサイト IP Force にログインして見る

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明に係るＭＯＳＦＥＴ１００の上面図である。

【図2】第１実施形態における図１のＡ‐Ａ断面を示す図である。

【図3】図２のトレンチ部３０近傍の部分拡大図である。

【図4】第１実施形態におけるＭＯＳＦＥＴ１００の製造方法を示すフロー図である。

【図5】（ａ）〜（ｆ）は、第１実施形態におけるＭＯＳＦＥＴ１００の製造方法の各段階を示す図である。

【図6】第２実施形態における図１のＡ‐Ａ断面を示す図である。

【図7】第３実施形態における図１のＡ‐Ａ断面を示す図である。

【図8】第３実施形態におけるＭＯＳＦＥＴ１００の製造方法を示すフロー図である。

【図9】（ａ）〜（ｈ）は、第３実施形態におけるＭＯＳＦＥＴ１００の製造方法の各段階を示す図である。

【図10】第４実施形態における図１のＡ‐Ａ断面を示す図である。

【図11】（ａ）〜（ｆ）は、第４実施形態におけるＭＯＳＦＥＴ１００の製造方法の各段階を示す図である。

選択図図2出願人が指定した本件の代表的な図

１０・・ＧａＮ基板、１２・・下面、１４・・上面、１６・・ｎ型ＧａＮ層、１８・・裏面、２０・・電荷補償層、２２・・下端、２５・・側壁、３０・・トレンチ部、３２・・底部、３５・・側壁、４０・・ｐ型ＧａＮ層、４２・・底部、４４・・上端、４５・・側壁、４６・・上端、４７、・・内部空間、５０・・凸部、６０・・凹部、６２・・底部、６５・・側壁、７０・・絶縁膜、９４・・ソース電極、９６・・ドレイン電極、１００・・ＭＯＳＦＥＴ、１１０・・活性部、１１２・・ゲートパッド、１１４・・ソースパッド、１３０・・エッジ終端部、１３５・・境界

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

特開2018-182233IP Force 特許公報全文掲載

特開 2018-182233出願番号 特願 2017-84059半導体装置および半導体装置の製造方法

出願人 富士電機株式会社（識別番号 5234）