ホーム > 特許ランキング > 日本テキサス・インスツルメンツ株式会社 > 特開2018-198531
2026年 特許公開件数ランキング 2838位 5件(※)
2026年 特許取得件数ランキング 2901位 5件(※)
2026年 特許公開件数ランキング 399位 66件(※)
2026年 特許取得件数ランキング 494位 42件(※)
公報発行日 2018年12月13
公報URL https://ipforce.jp/patent-jp-A-2018-198531 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】一実施例に従ったアナログ乗算器の概略である。
【図2】一実施例に従ったアナログ除算器の概略である。
【図3】Ioutを計算するための回路の概略である。
【図4】図3の回路の波形グラフである。
【図5】平均出力電流をレギュレートするための回路の概略である。
【図6】図5の回路の簡略化したバージョンの概略である。
【図7】図6の回路のラインレギュレーションのグラフである。
【図8】図6の回路の負荷レギュレーションのグラフである。
【図9】ブーストコンバータの平均出力電流をレギュレートするための回路の概略である。
【図10】除算器回路を除いた、図9の回路の概略である。
【図11】電圧‐電流コンバータの概略である。
【図12】図11の回路の波形の一連のグラフである。
【図13】バックブースト(フライバック)コンバータの概略である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります