【図1】本発明のある実施形態に基づく、本方法および装置を利用する例示的なコンピュータシステムのブロック図である。

【図2】本発明のある実施形態に基づく、例示的なチップレベルのマイクロプロセッサを示す図である。

【図3】本発明のある実施形態に基づく、例示的な同時マルチスレッド・プロセッサを示す図である。

【図4】本発明のある実施形態に基づく、例示的な非対称マルチプロセッサを示す図である。

【図5】本発明のある実施形態に基づく、ユーザーレベルのマルチスレッド機能を提供するための例示的な実行環境を示す図である。

【図6】本発明のある実施形態に基づく、シュレッドと共有メモリ・スレッドとの間の例示的な関係を示す図である。

【図7】本発明のある実施形態に基づく、ユーザーレベルのマルチスレッド機能の例示的なプロセスの流れ図である。