発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、ＭＯＳトランジスタの温度に依存して変化する電流差を小さくするために、電流制限抵抗の抵抗値を大きくし、電源の電圧を高くすると、電流制限抵抗に印加される電圧が増加し、電流制限抵抗による損失が大きく増加してしまう。この結果、パルス電流印加回路の全体の損失が増加するという問題点があった。 本発明はこのような点に鑑みてなされたものであり、スイッチング素子の温度特性によるパルス電流値の変動が小さく、高速スイッチングにより数１００ｎｓ以下のパルス幅の大電流パルスを出力するパルス電流印加回路およびその制御方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

構成のパルス電流印加回路およびその制御方法では、電流印加対象に印加するパルス電流は、第１のスイッチング素子および第２のスイッチング素子を順次遮断状態にすることによってあらかじめ十分にエネルギが蓄積された誘導性負荷から生成されるため、パルス幅の狭い大電流のパルスを出力することができる。 また、電流印加対象に印加する電流は誘導性負荷から供給され、電流の上昇速度ｄｉ／ｄｔは誘導性負荷に印加される電圧により決まるため、電源電圧Ｖｄｃを第１のスイッチング素子のオン電圧より十分高い電圧に設定し、第１のスイッチング素子のオン期間を精密に制御することで第１のスイッチング素子の温度特性の影響を小さくすることができ、温度特性によるパルス電流値の変動が小さいという利点がある。