【図1】本発明の一態様を説明するための回路図。

【図2】本発明の一態様を説明するためのタイミングチャートおよび回路図。

【図3】本発明の一態様を説明するためのタイミングチャート。

【図4】本発明の一態様を説明するための回路図。

【図5】本発明の一態様を説明するための回路図。

【図6】本発明の一態様を説明するための回路図。

【図7】本発明の一態様を説明するための回路図。

【図8】本発明の一態様を説明するための回路図。

【図9】本発明の一態様を説明するための回路図およびタイミングチャート。

【図10】本発明の一態様を説明するための回路図。

【図11】本発明の一態様を説明するための回路図。

【図12】本発明の一態様を説明するための断面図。

【図13】本発明の一態様を説明するための断面図。

【図14】本発明の一態様を説明するための断面図。

【図15】本発明の一態様を説明するための断面図。

【図16】本発明の一態様に係る半導体ウエハの上面図。

【図17】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。

【図18】本発明の一態様に係る電子部品を示す図。

【図19】本発明の一態様に係る電子機器を示す図。

【図20】６ｂｉｔ／ｃｅｌｌ−メモリセルにおける分布図。