特開2018-207101IP Force 特許公報全文掲載

技術分野

半導体装置及びこの半導体装置の製造方法

要約特許出願時に添付された[要約書]

【課題】トレンチ底部のゲート絶縁膜の保護とオン抵抗の低減とを両立可能な半導体装置を提供する。
【解決手段】半導体装置は、n型のドリフト領域2と、ドリフト領域2の上部のp型のベース領域3a,3bと、ドリフト領域2の上部のトレンチ4の内側にゲート絶縁膜5を介して設けられたゲート電極6と、ベース領域3a,3bの上部のn型のソース領域7a,7bと、ソース領域7a,7bに接続されたソース電極9と、ドリフト領域2の下のn型のドレイン領域1と、ドレイン領域1に接続されたドレイン電極10と、ドリフト領域2の内部でトレンチ4の下に設けられ、トレンチ4の溝幅より外側に張り出すp型の保護層11aと、保護層11aとトレンチ4の底部との間に溝幅より外側に張り出して設けられ、オン時に反転層が形成されるように不純物元素の濃度が設定された張り出し領域を有するp型の導電路形成層11bと、を備える。
【選択図】図2

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本発明はした課題に着目して為されたものであって、トレンチ底部のゲート絶縁膜の保護とオン抵抗の低減とを両立可能な半導体装置及びこの半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本発明に係る半導体装置のある態様は、(a)第1導電型のドリフト領域と、(b)ドリフト領域の上部に設けられた第2導電型のベース領域と、(c)ドリフト領域の上部でベース領域からドリフト領域に亘るトレンチの内側に設けられたゲート絶縁膜と、(d)トレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極と、(e)ベース領域の上部に設けられた第1導電型の第1主電極領域と、(f・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、トレンチ底部のゲート絶縁膜の保護とオン抵抗の低減とを両立可能な半導体装置及びこの半導体装置の製造方法を提供できる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の実施の形態に係る半導体装置の構成の概略を模式的に説明する断面図である。

【図2】本発明の実施の形態に係る半導体装置に流れる主電流の状態の概略を模式的に説明する断面図である。

【図3】比較例に係る半導体装置に流れる主電流の状態の概略を模式的に説明する断面図である。

【図4】本発明の実施の形態に係る半導体装置の場合と比較例に係る半導体装置の場合とのそれぞれで流れる主電流の状態の概略を模式的に説明する一部拡大断面図である。

【図5】トレンチ底部の下の導電路形成層の濃度と、半導体装置のオン抵抗との関係を示すグラフ図である。

【図6】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その1)。

【図7】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その2)。

【図8】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その3)。

【図9】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その4)。

【図10】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その5)。

【図11】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その6)。

【図12】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その7)。

【図13】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その8)。

【図14】本発明の実施の形態に係る半導体装置の製造方法を模式的に説明する断面図である(その9)。

【図15】本発明の実施の形態の第1変形例に係る半導体装置の製造方法を模式的に説明する断面図である(その1)。

【図16】本発明の実施の形態の第1変形例に係る半導体装置の製造方法を模式的に説明する断面図である(その2)。

【図17】本発明の実施の形態の第1変形例に係る半導体装置の製造方法を模式的に説明する断面図である(その3)。

【図18】本発明の実施の形態の第1変形例に係る半導体装置の製造方法を模式的に説明する断面図である(その4)。

【図19】本発明の実施の形態の第2変形例に係る半導体装置の構成の概略を模式的に説明する一部拡大断面図である。

【図20】本発明の実施の形態の第2変形例に係る半導体装置に流れる主電流の状態の概略を模式的に説明する一部拡大断面図である。

【図21】本発明の実施の形態の第3変形例に係る半導体装置の構成の概略を模式的に説明する一部拡大断面図である。

【図22】本発明の実施の形態の第3変形例に係る半導体装置に流れる主電流の状態の概略を模式的に説明する一部拡大断面図である。

【図23】本発明の実施の形態の第4変形例に係る半導体装置の構成の概略を模式的に説明する一部拡大断面図である。

【図24】本発明の実施の形態の第4変形例に係る半導体装置に流れる主電流の状態の概略を模式的に説明する一部拡大断面図である。

【図25】本発明の実施の形態の第5変形例に係る半導体装置の構成の概略を模式的に説明する一部拡大断面図である。

【図26】本発明の実施の形態の第5変形例に係る半導体装置に流れる主電流の状態の概略を模式的に説明する一部拡大断面図である。

選択図 図2出願人が指定した本件の代表的な図

1 ドレイン領域   1sub 半導体基板   2 ドリフト領域   3a,3b ベース領域   3a1,3b1 チャネル領域   4 トレンチ   5 ゲート絶縁膜   6 ゲート電極   7a,7b ソース領域   8 層間絶縁膜   9 ソース電極   10 ドレイン電極   11a,11a2 保護層   11a0,11a1 保護層予定領域   11b,11b4 導電路形成層   11b0,11b3 導電路形成層予定領域   11b1 第1導電路形成領域   11b1inv 反転層   11b2 第2導電路形成領域   11b2inv 反転層   11binv 反転層   11c 中央保護領域   11z 保護層   12a,12b ベースコンタクト領域   13a,13b 第1コンタクト下ベース領域   14a,14b 第2コンタクト下ベース領域   15 バリアメタル層   16 第1マスク用皮膜   16p 第1マスク   17 第2マスク用皮膜   17p 第2マスク   21a 保護層   21b1 中央保護領域   21b1inv 反転層   21b2 左側導電路形成領域   21b2inv 反転層   21b3 右側導電路形成領域   31a 保護層   31b1 中央保護領域   31b2 左側第1導電路形成領域   31b2inv 反転層   31b3 右側第1導電路形成領域   31b3inv 反転層   31b4 左側第2導電路形成領域   31b4inv 反転層   31b5 右側第2導電路形成領域   31b5inv 反転層   41a 保護層   41b1 下側導電路形成領域   41b2 上側導電路形成領域   41b1inv 反転層   41b2inv 反転層   51a 保護層   51b 導電路形成層   51binv 反転層   IL1,IR1 主電流   IL2,IR2 主電流   ILz,IRz 主電流   d 厚み   w 幅

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります