【図1】図１は、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有する集積回路（ＩＣ）デバイスを製造するための例示の方法における工程を示すフローチャートである。

【図2A】図２Ａは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2B】図２Ｂは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2C】図２Ｃは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2D】図２Ｄは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2E】図２Ｅは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2F】図２Ｆは、例示の一実施例に従って、表面変換された側壁スペーサを含むＭＯＳトランジスタを有するＩＣデバイスを製造する例示の方法のための処理進行を図示する断面図である。

【図2G】図２Ｇは、窒化物オフセットスペーサの意図しない除去の結果を示す既知のスペーサプロセス後の結果のスペーサ構造を示す。

【図3】図３は、例示の一実施例に従った、第１の誘電性材料上の第２の誘電体材料を含む側壁スペーサを有するＭＯＳトランジスタを含むＩＣデバイスの一部の断面図であり、第２の誘電体材料は遷移領域にわたって第１の誘電性材料に化学的に結合されている。

【図4】図４は、例示の一実施例に従って、表面変換された側壁スペーサの厚みにわたって提供される化学的結合の高度に簡略化した描写を含み、例示の表面変換された側壁スペーサのための厚みの関数として組成を示す。