【図1】第１のホスト装置に接続されたメモリシステムの全体構成例を示すブロック図である。

【図2】第１のメモリシステムのメモリコントローラおよびメモリチップの構成例を示すブロック図である。

【図3】第１のメモリシステムの第１のトグルエンコーダによる第１のデータから第２のデータへの符号化の一例を示すブロック図である。

【図4】第１のメモリシステムの第１のデータから第２のデータへの変換表の一例である。

【図5-A】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-B】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-C】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-D】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-E】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-F】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-G】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図5-H】第１のメモリシステムの第１のデータから第２のデータへの変換表の別の一例である。

【図6】第１のメモリシステムの第１のトグルデコーダによる第２のデータから第１のデータへの復号の一例を示すブロック図である。

【図7】第１のメモリシステムの第２のトグルエンコーダによる第３のデータから第４のデータへの符号化の一例を示すブロック図である。

【図8】第１のメモリシステムの第２のトグルデコーダによる第４のデータから第３のデータへの復号の一例を示すブロック図である。

【図9】第１のメモリシステムの書き込み動作時の符号化を説明するタイミングチャートの一例である。

【図10】第１のメモリシステムの書き込み動作時の復号を説明するタイミングチャートの一例である。

【図11】第１のメモリシステムの読み出し動作時の符号化を説明するタイミングチャートの一例である。

【図12】第１のメモリシステムの読み出し動作時の復号を説明するタイミングチャートの一例である。

【図13】第２のメモリシステムのメモリコントローラおよびメモリチップの構成例を示すブロック図である。

【図14】第３のメモリシステムのメモリコントローラ、インタフェースチップおよびメモリチップの構成例を示すブロック図である。

【図15-A】第３のメモリシステムのメモリコントローラ、インタフェースチップおよびメモリチップが同一のパッケージに実装される構成例を示すブロック図である。

【図15-B】第３のメモリシステムのインタフェースチップが、メモリコントローラが実装された第１パッケージとは独立した別の第２パッケージに、メモリチップとともに実装される構成例を示すブロック図である。

【図15-C】第３のメモリシステムのメモリコントローラ、インタフェースチップおよびメモリチップがいずれも別のパッケージに実装される構成例を示すブロック図である。

【図16-A】第３のメモリシステムのメモリコントローラパッケージ、インタフェースパッケージおよびメモリパッケージが同一のプリント基板に実装される構成例を示すブロック図である。

【図16-B】第３のメモリシステムのインタフェースパッケージが、メモリコントローラパッケージが実装された第１プリント基板とは独立した別の第２プリント基板に、メモリパッケージとともに実装される構成例を示すブロック図である。

【図17】第４のメモリシステムの、ランダマイザを有するメモリコントローラ、およびメモリチップの構成例を示すブロック図である。

【図18】第５のメモリシステムのメモリコントローラおよびランダマイザを有するメモリチップの構成例を示すブロック図である。