技術分野
半導体モジュール
要約特許出願時に添付された[要約書]
【課題】絶縁距離を確保しつつ、小型化した半導体モジュールを提供する。 【解決手段】半導体モジュール1において、第1半導体素子3a、3b及び第2半導体素子は4a、4bは、それぞれ所定方向と交差する方向に並んで配置されている。積層基板は、複数の第1半導体素子3a、3bの配列方向に沿って延び、第1主配線部材5の下を潜るように配置された第1制御配線層25と、複数の第2半導体素子4a、4bの配列方向に沿って延び、第2主配線部材6の下を潜るように配置された第2制御配線層26と、を有する。 【選択図】図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ところで、一般に複数のパワー半導体を並列接続して上アーム又は下アームを構成するパワー半導体モジュールにおいては、DCB(Direct Copper Bonding)基板等の積層基板上に主回路とは別に制御配線として、ゲート配線及びソース配線が配置されている。主回路上には、半導体素子が配置されて所望の回路が構成される。ゲート配線及びソース配線は、例えば主回路の外側に配置される。
また、半導体素子のドレイン(コレクタ)−ゲート及びソース電極、補助ソース電極間は、半導体素子の耐圧条件を満たすため、基板上の配線パターン間で所望の絶縁距離を確保する必要がある。従来では、この絶縁距離を確保するために、積層基板が大型化してしまうという問題があった。
本発明はかかる点に鑑みてなされたものであり、絶縁距離を確保しつつ、小型化が可能な半導体モジュールを提供することを目的の1つとする。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の一態様の半導体モジュールは、正極端子に接続された第1導電層と、出力端子に接続された第2導電層と、負極端子に接続された第3導電層と、が絶縁板の上面で所定方向に並んで形成された積層基板と、上面電極及び下面電極を有し、前記第1導電層の上面に配置されて下面電極が前記第1導電層に導電接続された、複数の第1半導体素子と、上面電極及び下面電極を有し、前記第2導電層の上面に配置されて下面電極が前記第・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、絶縁距離を確保しつつ、小型化が可能である。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 第1半導体モジュールの平面図である。
【図2】 図1に示す半導体モジュールをYZ平面に沿って切断した断面図である。
【図3】 参考例に係る半導体モジュールの平面図である。
【図4】 第2半導体モジュールの平面図である。
【図5】 第1実施形態における電流経路を示す模式図である。
【図6】 第2実施形態における電流経路を示す模式図である。
【図7】 変形例に係る半導体モジュールの平面図である。
1 :半導体モジュール
2 :積層基板
3a :第1半導体素子
3b :第1半導体素子
3c :第1半導体素子
4a :第2半導体素子
4b :第2半導体素子
4c :第2半導体素子
5 :第1主配線部材
6 :第2主配線部材
10 :ベース板
11 :ケース部材
12 :封止樹脂
13 :側壁部
14 :出力端子
15 :正極端子
16 :負極端子
17 :第1制御端子
17a :第1ゲート端子
17b :第1補助端子
18 :第2制御端子
18a :第2ゲート端子
18b :第2補助端子
20 :絶縁板
21 :放熱板
22 :第1導電層
23 :第2導電層
23a :スリット
24 :第3導電層
25 :第1制御配線層
25a :第1ゲート配線層
25b :第1補助配線層
26 :第2制御配線層
26a :第2ゲート配線層
26b :第2補助配線層
B :接合材
D1 :高電位差間クリアランス
D2 :低電位差間クリアランス
E1 :第1補助配線部材
E2 :第2補助配線部材
e :補助配線部材
G1 :第1ゲート配線部材
G2 :第2ゲート配線部材
g :ゲート配線部材
I :電流
Ia :電流
Ib :電流
W :配線部材
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録