【図1】システムオンチップ（ＳｏＣ）デバイスの例示的な実施形態を示す簡略化したブロック図である。

【図2】例示的なコンピュータシステムの例示的な論理フロー図の簡略化したブロック図である。

【図3】例示的なフレキシブルなオンダイファブリックインターフェイスを示す簡略化したブロック図である。

【図4】例示的なＣＸＬ（Compute Express Link）トポロジーを示す簡略化したブロック図である。

【図5A】フレキシブルなオンダイファブリックインターフェイスの実施形態を示す簡略化したブロック図である。

【図5B】フレキシブルなオンダイファブリックインターフェイスの実施形態を示す簡略化したブロック図である。

【図6】例示的なフレキシブルなオンダイファブリックインターフェイスのチャネルを介したシグナリングを示すタイミング図である。

【図7】ブロッキング信号の使用を含む、例示的なフレキシブルなオンダイファブリックインターフェイスのチャネルを介したシグナリングを示すタイミング図である。

【図8】例示的なフレキシブルなオンダイファブリックインターフェイスのチャネルを介したクレジットリターンシグナリングを示すタイミング図である。

【図9】例示的なフレキシブルなオンダイファブリックインターフェイスのグローバルチャネルの一部を示す簡略化したブロック図である。

【図10】例示的なフレキシブルなオンダイファブリックインターフェイスの例示的な初期化状態マシンを示す図である。

【図11】例示的なフレキシブルなオンダイファブリックインターフェイスの初期化を示すタイミング図である。

【図12】例示的なフレキシブルなオンダイファブリックインターフェイスにおける切断フローの第１の例を示すタイミング図である。

【図13】例示的なフレキシブルなオンダイファブリックインターフェイスにおける切断フローの第２の例を示すタイミング図である。

【図14A】例示的なフレキシブルなオンダイファブリックインターフェイスを用いてシグナリングするための例示的な技法を示すフロー図である。

【図14B】例示的なフレキシブルなオンダイファブリックインターフェイスを用いてシグナリングするための例示的な技法を示すフロー図である。

【図15】マルチコアプロセッサを含むコンピュータシステムの実施形態のブロック図である。

【図16】マルチコアプロセッサを含むコンピュータシステムの別の実施形態のブロック図である。

【図17】プロセッサの実施形態のブロック図である。

【図18】プロセッサを含むコンピュータシステムの別の実施形態のブロック図である。

【図19】複数のプロセッサを含むコンピュータシステムの実施形態のブロック図である。

【図20】システムオンチップ（ＳｏＣ）として実装された例示的なシステムを示す図である。