技術分野
開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
発明が解決しようとする課題[発明の詳細な説明]から抜粋
上述の問題に鑑み、開示する発明の一態様では、記憶保持期間において電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の
半導体装置を提供することを目的の一とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
開示する発明では、高純度化された酸化物半導体を用いて半導体装置を構成する。高純度
化された酸化物半導体を用いて構成したトランジスタは、リーク電流が極めて小さいため
、長期間にわたって情報を保持することが可能である。
【発明の効果】
本発明の一態様では、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を
用いたトランジスタの積層構造に係る半導体装置が提供される。
酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いることに
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても
、長期にわたって記憶内容を保持することが可能である。
また、開示する発明に係る半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、浮遊ゲートへの電子の
注入や、浮遊ゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化と
いった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮
発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上す
る。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるた
め、高速な動作も容易に実現しうる。また、情報を消去するための動作が不要であるとい
うメリットもある。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能であるた
め、これを用いることにより、高速動作が要求される各種回路(論理回路、駆動回路など
)を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】半導体装置の概念図。
【図2】半導体装置の断面図。
【図3】半導体装置の断面図。
【図4】半導体装置の断面図。
【図5】半導体装置の回路図。
【図6】半導体装置の作製工程に係る断面図。
【図7】半導体装置の作製工程に係る断面図。
【図8】半導体装置の作製工程に係る断面図。
【図9】半導体装置の作製工程に係る断面図。
【図10】半導体装置の作製工程に係る断面図。
【図11】SOI基板の作製工程に係る断面図。
【図12】半導体装置の作製工程に係る断面図。
【図13】半導体装置の回路図。
【図14】半導体装置の回路図。
【図15】半導体装置の回路図。
【図16】半導体装置を用いた電子機器を説明するための図。
【図17】メモリウィンドウ幅の調査結果を示す図。
10 メモリセルアレイ
20 カラムデコーダ
30 ローデコーダ
40 IOコントローラ
50 IOバッファ
60 コマンドバッファ
70 アドレスバッファ
80 コントローラ
100 基板
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
112 絶縁層
114 不純物領域
116 チャネル形成領域
118 サイドウォール絶縁層
120 高濃度不純物領域
122 金属層
124 金属化合物領域
126 層間絶縁層
128 層間絶縁層
130a ソース電極またはドレイン電極
130b ソース電極またはドレイン電極
132 絶縁層
134 絶縁層
138 絶縁層
142a ソース電極またはドレイン電極
142b ソース電極またはドレイン電極
142c 電極
142d 電極
143 絶縁層
144 酸化物半導体層
146 ゲート絶縁層
148a ゲート電極
148b 電極
150 層間絶縁層
152 層間絶縁層
160 トランジスタ
162 トランジスタ
164 容量素子
170 トランジスタ
181 メモリセルアレイ
190 メモリセル
200 被処理物
202 絶縁層
206 酸化物半導体層
206a 酸化物半導体層
208a ソース電極またはドレイン電極
208b ソース電極またはドレイン電極
212 ゲート絶縁層
214 ゲート電極
216 層間絶縁層
218 層間絶縁層
250 トランジスタ
300 被処理物
302 絶縁層
304 第1の酸化物半導体層
304a 第1の酸化物半導体層
305 第2の酸化物半導体層
306 第2の酸化物半導体層
306a 第2の酸化物半導体層
308a ソース電極またはドレイン電極
308b ソース電極またはドレイン電極
312 ゲート絶縁層
314 ゲート電極
316 層間絶縁層
318 層間絶縁層
350 トランジスタ
400 被処理物
402 絶縁層
406 酸化物半導体層
406a 酸化物半導体層
408 導電層
408a ソース電極またはドレイン電極
408b ソース電極またはドレイン電極
410 絶縁層
410a 絶縁層
410b 絶縁層
411a 酸化領域
411b 酸化領域
412 ゲート絶縁層
414 ゲート電極
416 層間絶縁層
418 層間絶縁層
450 トランジスタ
500 ベース基板
502 窒素含有層
510 単結晶半導体基板
512 酸化膜
514 脆化領域
516 単結晶半導体層
518 単結晶半導体層
520 半導体層
522 絶縁層
522a ゲート絶縁層
524 ゲート電極
526 不純物領域
528 サイドウォール絶縁層
530 高濃度不純物領域
532 低濃度不純物領域
534 チャネル形成領域
536 層間絶縁層
538 層間絶縁層
540a ソース電極またはドレイン電極
540b ソース電極またはドレイン電極
570 トランジスタ
620 メモリセルアレイ
630 メモリセル
631 トランジスタ
632 容量素子
640 メモリセルアレイ
650 メモリセル
651 トランジスタ
652 トランジスタ
653 トランジスタ
654 トランジスタ
655 トランジスタ
656 トランジスタ
701 筐体
702 筐体
703 表示部
704 キーボード
711 本体
712 スタイラス
713 表示部
714 操作ボタン
715 外部インターフェイス
720 電子書籍
721 筐体
723 筐体
725 表示部
727 表示部
731 電源
733 操作キー
735 スピーカー
737 軸部
740 筐体
741 筐体
742 表示パネル
743 スピーカー
744 マイクロフォン
745 操作キー
746 ポインティングデバイス
747 カメラ用レンズ
748 外部接続端子
749 太陽電池セル
750 外部メモリスロット
761 本体
763 接眼部
764 操作スイッチ
765 表示部
766 バッテリー
767 表示部
770 テレビジョン装置
771 筐体
773 表示部
775 スタンド
780 リモコン操作機
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録