【図1】本開示の一実施形態に従った、第１のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。

【図2】本開示の一実施形態に従った、第２のマイクロエレクトロニクスデバイスが取り付けられた基板を示す側断面図である。

【図3】本開示に係る基板の一実施形態を示す図２中の部分Ａを示す側断面図である。

【図4】本開示に係る基板の一実施形態を示す図１又は図２の直線４−４に沿った上面図である。

【図5】本開示に係る基板の他の一実施形態を示す上面図である。

【図6】本開示に係る基板の更なる他の一実施形態を示す上面図である。

【図7】第２のマイクロエレクトロニクスデバイスの上に重ねて第１のマイクロエレクトロニクスデバイスを示す上面模式図であり、それら間に共通のマイクロエレクトロニクス素子を例示している。

【図8】本開示の一実施形態に従った、はんだタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。

【図9】本開示の一実施形態に従った、ピンタイプの外部インターコネクトを有するインターポーザとして示された基板を示す側断面図である。

【図10】本開示の実施形態に従ったポータブル電子機器の一実施形態を示す図である。

【図11】本開示の実施形態に従ったコンピュータシステムの一実施形態を示す図である。