【図1】この発明の実施の形態１による電力変換装置の電源主回路部を示す回路ブロック図である。

【図2】この発明の実施の形態１による電力変換装置の電源制御部を示す回路ブロック図である。

【図3】この発明の実施の形態１における入出力電圧に対する昇圧制御及び降圧制御の動作モードの説明図である。

【図4】この発明の実施の形態１によるピーク電流制御方式の説明図である。

【図5】この発明の実施の形態１の電源制御部の制御内容を示すフローチャートである。

【図6】この発明の実施の形態１によるヒステリシスコンパレータ制御方式の説明図である。

【図7】この発明の実施の形態１によるウインドウコンパレータ制御方式の説明図である。

【図8】この発明の実施の形態２による電力変換装置の電源制御部の構成を示す回路ブロック図である。

【図9】ピーク電流制御方式においてスイッチング周波数に制限を設けない場合の入力電圧｜ｖａｃ｜が０付近の目標ピーク電流ｉｒｅｆ＊とリアクトル電流ｉＬを示す説明図である。

【図10】この発明の実施の形態２による電力変換装置のピーク電流制御方式（スイッチング周波数に上限を設ける）の説明図である。

【図11】この発明の実施の形態３による電力変換装置の電源制御部を示す回路ブロック図である。

【図12】ピーク電流制御方式において昇降圧時のいずれの制御モードにおいてもスイッチング素子のスイッチング周波数を固定した場合に生じるスイッチング不連続期間の説明図である。

【図13】この発明の実施の形態３における電力変換装置のピーク電流制御方式（スイッチング周波数を昇圧制御と降圧制御で切り替える）の説明図である。

【図14】スイッチング周波数を固定したときの入力電流シミュレーション波形図である。

【図15】この発明の実施の形態３のピーク電流制御方式（スイッチング周波数を昇圧制御時は可変し、降圧制御時は１５０ｋＨｚ一定とした場合）に基づく力率変化を表す説明図である。

【図16】この発明の実施の形態３のピーク電流制御方式（スイッチング周波数を昇圧制御時は１００ｋＨｚ、降圧制御時は１５０ｋＨｚとした場合）に基づく入力電流シミュレーション波形図である。

【図17】この発明の実施の形態４による電力変換装置の電源主回路部を示す回路ブロック図である。

【図18】この発明の実施の形態４による電力変換装置の電源制御部を示す回路ブロック図である。

【図19】この発明の実施の形態５による電力変換装置の電源主回路部を示す回路ブロック図である。

【図20】この発明の実施の形態５による電力変換装置の電源制御部を示す回路ブロック図である。

【図21】昇圧制御時及び降圧制御時におけるリアクトル電流ｉＬの説明図である。

【図22】この発明の実施の形態５における電源制御部の比較部の制御動作判定を示す図である。

【図23】この発明の実施の形態５における電力変換装置の電源制御部の制御内容を示すフローチャートである。

【図24】この発明の実施の形態６における電力変換装置の電源制御部の構成を示す回路ブロック図である。

【図25】この発明の実施の形態６における電力変換装置のリアクトル電流のピーク電流制御方式の説明図である。