特許6050458IP Force 特許公報全文掲載

技術分野

デジタル通信分野に関し、さらに詳細には、複数の送信アンテナ用の、疑似巡回低密度パリティ検査(quasi-cyclic low-density parity-check:QC−LDPC)
符号、QAM(quadrature amplitude modulation)、及び空間多重を用いるビットイン
ターリーブ符号化変調(bit-interleaved coding and modulation:BICM)システム
に用いられるインターリービング方法、インターリーバ、及びこれを備える送信機、並びにこれらに対応するデインターリービング方法、デインターリーバ、及びこれを備える受信機

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、QC LDPC符号に基づく符号語のビットをコンステレーション語に適切にマッピングすることができれば、通信システムの受信性能の向上につながる。
同様に、空間多重を伴うBICMエンコーダを備える送信機を含む通信システムにおいても、QC LDPC符号に基づく符号語のビットを空間多重ブロックの複数のコンステレーション語に適切にマッピングすることができれば、通信システムの受信性能の向上につながる。 本発明は、疑似巡回低密度パリティ検査符号に基づく符号語のビットを1以上の空間多重ブロックの複数のコンステレーション語に適切にマッピングして、通信システムの受信性能の向上を実現することを可能にする、当該符号語のビットを並び換えるインターリービング方法、インターリーバ、及びこれを備える送信機、並びにこれらに対応するデインターリービング方法、デインターリーバ、及びこれを備える受信機を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するために本発明のインターリービング方法は、 疑似巡回低密度パリティ検査符号、空間多重、及びT(Tは1より大きい整数)本の送信アンテナを用いる通信システムにおける送信機において実行される、前記疑似巡回低密度パリティ検査符号の符号語から1以上の空間多重ブロックの複数のコンステレーション語を生成するために、当該符号語のビットを並び換えるインターリービング方法であって、 前記・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
インターリービング方法によれば、疑似巡回低密度パリティ検査符号に基づく符号語のビットをコンステレーション語に適切にマッピングして、通信システムの受信性能の向上が図られる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】複数アンテナを有し、空間多重を用いるビットインターリーブ符号化変調を行う送信機のブロック図。

【図2】図1の空間多重用のビットインターリーブ符号化変調エンコーダのブロック図。

【図3】巡回係数Q=8である疑似巡回低密度パリティ検査符号のパリティ検査行列の一例を示す図。

【図4】グレイ符号化を用いた8−PAMシンボルでの異なるロバストレベルを示す略図。

【図5A】4−QAM(QPSK)用のQAMマッパのブロック図。

【図5B】16−QAM用のQAMマッパのブロック図。

【図5C】64−QAM用のQAMマッパのブロック図。

【図6A】本発明の実施の形態に係る2アンテナでSMブロックごとのビット数が4に等しい空間多重システムの略図。

【図6B】本発明の実施の形態に係る2アンテナでSMブロックごとのビット数が6に等しい空間多重システムの略図。

【図6C】本発明の実施の形態に係る2アンテナでSMブロックごとのビット数が8に等しい空間多重システムの略図。

【図6D】本発明の実施の形態に係る2アンテナでSMブロックごとのビット数が10に等しい空間多重システムの略図。

【図7】本発明の実施の形態に係る通信システムにおける送信機のブロック図。

【図8】図7のBICMエンコーダのブロック図。

【図9】図8のビットインターリーバの一構成例を示すブロック図。

【図10】図8のビットインターリーバの他の構成例を示すブロック図。

【図11A】本発明の実施の形態に係るB=4の場合における図9のセクションパーミュテーションユニットのビットの並び換えの機能の一例を示す図。

【図11B】本発明の実施の形態に係るB=6の場合における図9のセクションパーミュテーションユニットのビットの並び換えの機能の一例を示す図。

【図11C】本発明の実施の形態に係るB=8の場合における図9のセクションパーミュテーションユニットのビットの並び換えの機能の一例を示す図。

【図11D】本発明の実施の形態に係るB=10の場合における図9のセクションパーミュテーションユニットのビットの並び換えの機能の一例を示す図。

【図12A】図11Aに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図。

【図12B】図11Bに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図。

【図12C】図11Cに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図。

【図12D】図11Dに示すビットの並び換えを行うセクションパーミュテーションユニットの一動作例を説明するための図。

【図13A】B=4の場合における図8のビットインターリーブ符号化変調エンコーダの一構成例を示す図。

【図13B】B=6の場合における図8のビットインターリーブ符号化変調エンコーダの一構成例を示す図。

【図13C】B=8の場合における図8のビットインターリーブ符号化変調エンコーダの一構成例を示す図。

【図13D】B=10の場合における図8のビットインターリーブ符号化変調エンコーダの一構成例を示す図。

【図14】本発明の実施の形態に係る通信システムにおける受信機のブロック図。

選択図 図1出願人が指定した本件の代表的な図

100 送信機   110 入力処理部   120 BICMエンコーダ   121 LDPCエンコーダ   122 ビットインターリーバ   123 デマルチプレクサ   124−1〜124−4 QAMマッパ   125 SMエンコーダ   130−1〜130−4 変調器   140−1〜140−4 増幅器   150−1〜150−4 送信アンテナ   200 受信機   210−1〜210−4 受信アンテナ   220−1〜220−4 RFフロントエンド部   230−1〜230−4 復調器   240 MIMOデコーダ   241 SMデコーダ   245−1〜245−4 QAMデマッパ   250 マルチプレクサ   260 ビットデインターリーバ   270 LDPCデコーダ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります