発明が解決しようとする課題[発明の詳細な説明]から抜粋

特許文献１に記載の積層型圧電素子において、電流は、第１の内部電極、共通外部電極、第３の内部電極、非駆動部の個別外部電極の順に流れる。そのため、複数の駆動部及び一対の非駆動部が並ぶ方向において素子の中央側に位置する駆動部の第１の内部電極から非駆動部の個別外部電極に至る第１の導電経路は、当該並ぶ方向において非駆動部寄りに位置する駆動部の第１の内部電極から非駆動部の個別外部電極に至る第２の導電経路よりも、非駆動部から離れている分だけ長くなる。そのため、第１の導電経路は、第２の導電経路よりも抵抗値が大きくなる。従って、駆動部ごとにその等価回路の時定数が異なる結果、各駆動部の応答性に差異が生じてしまい、各駆動部が駆動したときの変位にばらつきが生じうる。 そこで、本発明は、駆動部の変位のばらつきを抑制することが可能な積層型圧電素子を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明に係る積層型圧電素子によれば、駆動部の変位のばらつきを抑制することが可能となる。