特許6073862IP Force 特許公報全文掲載

技術分野

本願はDMOSトランジスタに関し、より特定的には、ドリフト領域の下に位置するキャビティを備えるDMOSトランジスタ

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】従来の横方向DMOSトランジスタ100の例を説明する断面図である。

【図2】従来のUdreaのDMOSトランジスタ200の例を説明する断面図である。

【図3】本発明に従ったDMOSトランジスタ300の例を説明する断面図である。

【図4】本発明に従ったDMOSトランジスタ300の動作を更に説明するグラフである。

【図5A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図5B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図5Aの5B―5Bの線に沿った断面図である。

【図5C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図5Aの5C―5Cの線に沿った断面図である。

【図6A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図6B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図6Aの6B―6Bの線に沿った断面図である。

【図6C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図6Aの6C―6Cの線に沿った断面図である。

【図7A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図7B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図7Aの7B―7Bの線に沿った断面図である。

【図7C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図7Aの7C―7Cの線に沿った断面図である。

【図8A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図8B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図8Aの8B―8Bの線に沿った断面図である。

【図8C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図8Aの8C―8Cの線に沿った断面図である。

【図9A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図9B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図9Aの9B―9Bの線に沿った断面図である。

【図9C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図9Aの9C―9Cの線に沿った断面図である。

【図10A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図10B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図10Aの10B―10Bの線に沿った断面図である。

【図10C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図10Aの10C―10Cの線に沿った断面図である。

【図11A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図11B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図11Aの11B―11Bの線に沿った断面図である。

【図11C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図11Aの11C―11Cの線に沿った断面図である。

【図12A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図12B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図12Aの12B―12Bの線に沿った断面図である。

【図12C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図12Aの12C―12Cの線に沿った断面図である。

【図13A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図13B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図13Aの13B―13Bの線に沿った断面図である。

【図13C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図13Aの13C―13Cの線に沿った断面図である。

【図14A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図14B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図14Aの14B―14Bの線に沿った断面図である。

【図14C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図14Aの14C―14Cの線に沿った断面図である。

【図15A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図15B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図15Aの15B―15Bの線に沿った断面図である。

【図15C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図15Aの15C―15Cの線に沿った断面図である。

【図16A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図16B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図16Aの16B―16Bの線に沿った断面図である。

【図16C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図16Aの16C―16Cの線に沿った断面図である。

【図17A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図17B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図17Aの17B―17Bの線に沿った断面図である。

【図17C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図17Aの17C―17Cの線に沿った断面図である。

【図18A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図18B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図18Aの18B―18Bの線に沿った断面図である。

【図18C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図18Aの18C―18Cの線に沿った断面図である。

【図19A】本発明に従ったDMOSトランジスタを形成する方法を説明する平面図である。

【図19B】本発明に従ったDMOSトランジスタを形成する方法を説明する、図19Aの19B―19Bの線に沿った断面図である。

【図19C】本発明に従ったDMOSトランジスタを形成する方法を説明する、図19Aの19C―19Cの線に沿った断面図である。

【図20】本発明の代替実施形態に従ったDMOSトランジスタ2000の例を説明する断面図である。

【図21A】本発明に従ったDMOSトランジスタ2000の動作を更に説明するグラフである。

【図21B】本発明に従ったDMOSトランジスタ2000の動作を更に説明するグラフである。

選択図 図1出願人が指定した本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります