ホーム > 特許ランキング > インテル コーポレイション > 特許6100340
2026年 特許公開件数ランキング 457位 51件(※)
2026年 特許取得件数ランキング 339位 64件(※)
公報発行日 2017年3月22
公報URL https://ipforce.jp/patent-jp-B9-6100340 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】相互接続アーキテクチャの様々なコンポーネントを示す一実施形態によるコンピューティングシステム例100の上位概念的なブロック図である。
【図2】一実施形態によるリンクレイヤ論理モジュールの概略図である。
【図3】リンクレイヤ論理モジュールに信号同期をもたらすように構成される一実施形態によるクロック同期論理部を示すブロック図である。
【図4】一実施形態によるリンクレイヤ論理モジュールの送信側の信号同期を説明するための概略図である。
【図5】演算ノードに関連するリンクレイヤ論理モジュールにおける信号同期のための一実施形態によるプロセスフローチャートである。
【図6】演算ノード及び相互接続ファブリックを含むコンピューティングシステムのような図1-5の様々なコンポーネントを有する一実施形態による適切なコンピューティングデバイス例を概略的に示す。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります