特許6239544IP Force 特許公報全文掲載

技術分野

SIMD(Single Instruction Multiple Data)を含む命令セットを有するプログラマブルデータ処理回路に関する。本発明はまた、画像データの補間を実行する方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本発明の課題は、特にアライメント距離の整数倍でないアドレス距離によりメモリに格納されているオペランドを利用して、SIMD処理を実行するため必要とされる命令数の低減をサポートする命令セットを有するプログラマブルプロセッサを提供することである。 本発明の課題は、特に選択可能なアラインされていないアドレス距離によりメモリに格納されているオペランドを利用してSIMD処理を実行するため必要とされる命令数の低減をサポートする命令セットを有するプログラマブルプロセッサを提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明は、請求項1記載のデータ処理回路を提供する。本発明によると、データ処理回路は、新たなタイプのSIMD命令を有する命令セットを有する。このSIMD命令に応答して、N個の算術回路(N=4又は8など)が、N個の同一の処理をパラレルに実行する。SIMD命令は、当該SIMD命令によって選択される第1及び第2レジスタからのSIMD命令のN個の各SIMD命令オペランドの第1及び第2系列を規定する。各・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によると、アライメント距離の整数倍でないアドレス距離によりメモリに格納されているオペランドを利用して、SIMD処理を実行するため必要とされる命令数の低減をサポートする命令セットを有するプログラマブルプロセッサを提供することができる。 本発明によると、特に選択可能なアラインされていないアドレス距離によりメモリに格納されているオペランドを利用してSIMD処理を実行するため必要とされる命令数の低減をサポートする命令セットを有するプログラマブルプロセッサを提供することができる。 本発明の及び他の課題及び効果的特徴が、以下の図面に示される非限定的な具体例を用いてより詳細に説明される。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】図1は、データ処理回路を示す。

【図2】図2は、機能ユニットの一部を示す。

【図3】図3は、従来のSIMD命令のデータフローを示す。

【図4a】図4aは、新規なSIMD命令のデータフローを示す。

【図4b】図4bは、新規なSIMD命令のデータフローを示す。

【図4c】図4cは、新規なSIMD命令のデータフローを示す。

【図5】図5は、簡単化されたデータフローによる機能ユニットを示す。

【図6】図6は、さらなるオペランド入力による機能ユニットを示す。

【図7】図7は、共通のオペランドのオペランド入力による機能ユニットを示す。

【図8】図8は、加数入力により機能ユニットを示す。

【図9】図9は、算術回路を示す。

選択図 図1出願人が指定した本件の代表的な図

10 命令発行回路   12 機能ユニット   14 レジスタファイル   15 アドレス/データインタフェース   16 データメモリ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります