特許6245385IP Force 特許公報全文掲載

技術分野

幅広い負荷状態において、特に軽負荷状態での無駄な損失を抑えて高効率化を図ることのできる簡易な構成のスイッチング電源装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで上述したスイッチング電源装置においては、その定格負荷である100%負荷時には、例えば図15に動作波形を示すようにスイッチング素子Q1,Q2の相補的なオン・オフに伴ってトランスTの一次巻線Pに流れる電流Icrが略正弦波となり、効率ηが最大となるように設計される。尚、図15においては、スイッチング動作に伴う各スイッチング素子Q1,Q2のドレイン電流Id1,Id2、ゲート信号Vgate1,Vgate2およびソース・ドレイン間電圧Vds1,Vds2をそれぞれ併記している。 これに対して25%負荷時には、例えば図16に動作波形を示すように前記100%負荷時に比較して電流Icrのピーク値が大きく減少し、トランスTの一次巻線Pに流れる電流Icrの波形は正弦波の一部を交互に組み合わせた鋸歯状波的なものとなる。またこのときの各スイッチング素子Q1,Q2のドレイン電流I1,I2のピーク値は、図17に拡大して示すように前記100%負荷時に比較して大きく減少する。 しかしながら25%負荷時であってもトランスTの励磁電流自体は、図17に破線で示すように100%負荷時に比較して殆ど変化することはない。この励磁電流は、前記スイッチング電源装置における、いわゆる無効電流であり、該スイッチング電源装置を構成する回路のインピーダンスに起因する損失の要因となる。これ故、25%負荷時における効率ηは、例えば図18に示すように100%負荷時の効率η(95%)に比較して90%程度まで低下する。換言すれば、定格負荷において効率ηが最大となるようにスイッチング電源装置を設計しても、軽負荷時の効率ηが低下すると言う問題がある。 このような軽負荷時の効率低下を改善する手法として、軽負荷時にはスイッチング素子Q1,Q2のオン・オフを所定の休止期間を挟んで間欠的に行わせ、これによってスイッチング損失および導通損失を低減することが行われている。具体的には図示しない外部装置から制御回路CONTに対して負荷状態に応じた動作モード切換信号を与える。そして制御回路CONTの制御の下で、定格負荷時にはスイッチング素子Q1,Q2を連続的にオン・オフさせ(連続動作モード)、また軽負荷時にはスイッチング素子Q1,Q2を間欠的にオン・オフさせる(間欠動作モード)。この結果、スイッチング素子Q1,Q2のオン・オフ動作の休止期間における該スイッチング素子Q1,Q2のスイッチング損失等がなくなり、これによって軽負荷時における全体的な効率ηの低下が防止される。 しかしながら前記動作モード切換信号は上述したように外部装置から与えられるので、スイッチング電源装置においては前記動作モード切換信号を入力する為のインターフェース回路等が必要となる。この結果、スイッチング電源装置の構成部品点数が増加して高コスト化すると言う新たな問題が生じる。また前記動作モード切換信号を外部から入力することのできないスイッチング電源装置においては、その動作モードを切換えること自体ができないと言う問題もある。 そこで、例えば直流出力電圧Voutの出力端に負荷検出抵抗(シャント抵抗)を介装して負荷電流を検出し、検出した負荷電流に応じて前述した連続動作モードと間欠動作モードとを選択的に切換えることが考えられる。このようにすれば外部装置から前記動作モード切換信号を与える必要がなくなるのでスイッチング電源装置の構成部品点数の増加を招くことがない。しかしその反面、軽負荷時における前記負荷検出抵抗での損失が過大となるので、軽負荷時における効率改善効果が得られない。 本発明はこのような事情を考慮してなされたもので、その目的は、例えば10%負荷状態から100%負荷状態に亘って、特に軽負荷時の無駄な損失を抑えて高効率化を図ることのできる簡易な構成のスイッチング電源装置を提供することにある。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した目的を達成するべく本発明に係るスイッチング電源装置は、 基本的には直流入力電圧が印加されるトランスの一次巻線に流れる電流を制御する主スイッチング素子、並びに前記トランスの二次巻線に誘起された電圧を整流して所定の直流出力電圧を生成する電圧出力回路を備えたスイッチング電源本体と、 前記直流出力電圧に応じたフィードバック信号を入力して、該フィードバック信号に応じて、前記主スイッチン・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明は、負荷状態に応じてスイッチング電源装置が出力する負荷電力が、該スイッチング電源装置の入力電力に概ね比例することに着目している。そこで本発明に係るスイッチング電源装置では前記スイッチング制御回路において、前記トランスの一次巻線と主スイッチング素子で構成される回路に印加される電圧Vinと該直流入力電圧の印加に伴って前記スイッチング電源本体に供給される電流、具体的には、例えば前記トランスの一次巻線に直列に接続されたスイッチング素子Q2に流れる電流Id2や前記一次巻線に並列に接続されたスイッチング素子Q1に流れる電流Id1をそれぞれ検出して前記スイッチング電源本体に対する入力電力Pinを求め、この入力電力Pinを負荷状態の評価情報として利用している。 そして前記スイッチング制御回路において、負荷状態を示す前記入力電力Pinに応じて主スイッチング素子のスイッチング動作モードを、該主スイッチング素子を連続してオン・オフする連続動作モードと、前記主スイッチング素子を休止期間Tstopを挟んで間欠
にオン・オフする間欠動作モードとに切換えている。この結果、従来のように外部から動作モード切換信号を与える必要がなくなるので、大幅なコストの増大を招来することなしに前記主スイッチング素子のオン・オフを間欠的に行うことが可能となる。しかも前記直流出力電圧Voutの出力端に負荷検出抵抗(シャント抵抗)を介装して負荷電流を検出する必要がないので、軽負荷時における前記負荷検出抵抗での大きな損失が問題となることもない。従って簡易にして効果的に軽負荷時での効率低下を解消することが可能となる。 特に本発明に係るスイッチング電源装置においては、前記入力電力Pinに応じて前記スイッチング動作期間Tactと前記スイッチング停止期間Tstopとの比を多段階に変えるように構成される。更に本発明に係るスイッチング電源装置においては、間欠動作モード時に前記トランスの一次巻線に流れる電流のピーク値が、連続動作モード時に前記トランスの一次巻線に流れる電流のピーク値と略等しくなるように設定している。 この結果、前記間欠動作モード時での前記スイッチング動作期間Tactにおける効率ηを、定格負荷時の連続動作モードにおける効率ηと同程度にすることができる。更には前記間欠動作モード時での前記スイッチング停止期間Tstopにおける損失を略零(0)にすることができる。故に本発明に係るスイッチング電源装置における軽負荷時の効率を、時間平均として求められる最大効率と略等しくすることができる。よって軽負荷状態から最大負荷状態に至る幅広い範囲において効率ηの低下を防ぐことができる等の効果が奏せられる。 また前述した通り、前記主スイッチング素子、または前記二次巻線の誘起電圧を整流する素子の一部を、若しくはその全てをワイドバンドギャップ半導体で構成した素子を用いれば、スイッチング損失低減ができるので、効率を上げる効果が得られる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の第1の電流共振型のスイッチング電源装置の全体的な構成図。

【図2】図1に示すスイッチング電源装置におけるスイッチング制御回路の要部概略構成図。

【図3】入力電力Pinと出力電力(負荷電力)Poutとの関係を模式的に示す図。

【図4】間欠動作モードでの主スイッチング素子に対する制御単位期間Tswと、前記主スイッチング素子をオン・オフするスイッチング動作期間Tact、並びに前記主スイッチング素子のオン・オフを停止させるスイッチング停止期間Tstopとの関係を示す図。

【図5】負荷電力に応じて多段階に設定される動作モードの例を示す図。

【図6】負荷電力に応じて多段階に設定される動作モードにおける、スイッチング動作期間Tactとスイッチング停止期間Tstopとの関係、並びにトランスTの一次巻線Pに流れる電流Icrを示す図。

【図7】図1に示すスイッチング電源装置における75%負荷時の動作波形を示す図。

【図8】図1に示すスイッチング電源装置における50%負荷時の動作波形を示す図。

【図9】図1に示すスイッチング電源装置における25%負荷時の動作波形を示す図。

【図10】図1に示すスイッチング電源装置での負荷状態に応じた効率ηの変化を示す図。

【図11】本発明の第2のフライバック型のスイッチング電源装置の全体的な構成図。

【図12】図1に示すスイッチング電源装置におけるスイッチング制御回路の要部概略構成図。

【図13】負荷電力に応じて多段階に設定される動作モードにおける、スイッチング動作期間Tactとスイッチング停止期間Tstopとの関係、並びに主スイッチング素子に流れるドレイン電流Idを示す図。

【図14】従来の電流共振型のスイッチング電源装置の一例を示す構成図。

【図15】図14に示すスイッチング電源装置における100%負荷時の動作波形を示す図。

【図16】図14に示すスイッチング電源装置における25%負荷時の動作波形を示す図。

【図17】100%負荷時および25%負荷時におけるスイッチング素子Q1(Q2)のドレイン電流Id1(Id2)と対比して示す図。

【図18】図14に示すスイッチング電源装置での負荷状態に応じた効率ηの変化を示す図。

選択図 図1出願人が指定した本件の代表的な図

Q,Q1,Q2スイッチング素子   T トランス   Cr 共振用コンデンサ   D,D1,D2 ダイオード   Cout 出力コンデンサ   SW スイッチング電源本体   OUT 電圧出力回路   CONT スイッチング制御回路   SR シャントレギュレータ   PC フォトカプラ   Ra,Rb 抵抗(入力電圧検出手段)   Rc シャント抵抗(入力電流検出手段)   10,20 スイッチング電源装置   11 電圧・周波数変換回路   12 ゲート信号生成回路   13 入力電力検出部(乗算器)   14 負荷状態判定部   14a,14b,14c 比較器   14d デコーダ   15 動作モード設定部   16 電圧・デューティ変換回路

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります