発明が解決しようとする課題[発明の詳細な説明]から抜粋

図７Ａ〜図７Ｄそれぞれは、従来技術に従い、図７Ａ〜図７Ｄそれぞれに示す変形前の制御フロー・グラフ（７０１，７１１，７２１及び７３１）において、先行となる基本ブロック（先行基本ブロック）ｖと後続となる基本ブロック（後続基本ブロック）ｗ又はｗ１との間のエッジにパス値１を割り当て、そしてインストラメンテーション・コードを挿入している模式図を示す。以下に、図７Ａ〜図７Ｄそれぞれに示す制御フロー・グラフ（７０１，７１１，７２１及び７３１）がインストラメンテーション・コード（すなわち、パス値を加算する命令である）の挿入により、どのように変形されるのかを説明する。パス値とは、制御フロー・グラフの始点から終点にかけて通過した実行パスを唯一に表す整数値である。 図７Ａ（従来技術１）において、変形前の制御フロー・グラフ（７０１）は、先行基本ブロックｖ、並びに、当該先行基本ブロックｖの２つの後続基本ブロックである後続基本ブロックｘ（当該後続基本ブロックｘはもう１つの後続基本ブロックｗの先行基本ブロックでもあり、先行基本ブロックｘとも示される）及び後続基本ブロックｗを有し、先行基本ブロックｖはエッジｖ→ｘで後続基本ブロックｘと且つエッジｖ→ｗで後続基本ブロックｗとそれぞれ接続されており、及び、後続基本ブロックｘはエッジｘ→ｗで後続基本ブロックｗと接続されている。 コンピュータは、変形前の制御フロー・グラフ（７０１）において、先行基本ブロックｖと後続基本ブロックｘとの間のエッジｖ→ｘにパス値０を割り当て、且つ、先行基本ブロックｖと後続基本ブロックｗとの間のエッジｖ→ｗにパス値１を割り当てる。また、コンピュータは、その他のエッジにパス値０を割り当てる。従って、制御フロー・グラフ（７０２）では、エッジｖ→ｘにパス値０が割り当てられており、且つ、エッジｖ→ｗにパス値１が割り当てられている。 次に、コンピュータは、制御フロー・グラフ（７０２）にインストラメンテーション・コードを挿入する操作を行う。 コンピュータは、エッジｖ→ｘにパス値０が割り当てられているので、インストラメンテーション・コードを挿入しない。同様に、コンピュータは、パス値０が割り当てられているその他のエッジについてもインストラメンテーション・コードを挿入しない。 また、コンピュータは、エッジｖ→ｗにパス値１が割り当てられているので、エッジｖ→ｗ上に、パス値として１を加算する命令（ｒ＋＝１）を含む基本ブロック（７０４）を挿入する。挿入された基本ブロック（挿入基本ブロック）（７０４）は、パス値として１を加算する命令（ｒ＋＝１）とともに、後続基本ブロックｗへのジャンプ命令（ｊｍｐ ｗ）を含む。 従って、図７Ａに示す変形された制御フロー・グラフ（７０３）において、インストラメンテーション・コードを挿入することによってジャンプ命令の数が１つ増えることから（ｊｍｐ ｗ）（７０４）、オーバーヘッドが増加するという問題が生じる。 図７Ｂ（従来技術２）において、変形前の制御フロー・グラフ（７１１）は、先行基本ブロックｖ、当該先行基本ブロックｖの２つの後続基本ブロックｘ（当該後続基本ブロックｘはもう１つの後続基本ブロックｗの先行基本ブロックでもあり、先行基本ブロックｘとも示される）及び後続基本ブロックｗ、並びに、先行基本ブロックｖ以外の先行基本ブロックｙを有し、先行基本ブロックｖはエッジｖ→ｘで後続基本ブロックｘと且つエッジｖ→ｗで後続基本ブロックｗとそれぞれ接続されており、先行基本ブロックｙはエッジｙ→ｘで後続基本ブロックｘと接続されており、及び、後続基本ブロックｘはエッジｘ→ｗで後続基本ブロックｗと接続されている。 コンピュータは、変形前の制御フロー・グラフ（７１１）において、先行基本ブロックｖと後続基本ブロックｘとの間のエッジｖ→ｘにパス値０を割り当て、先行基本ブロックｖと後続基本ブロックｗとの間のエッジｖ→ｗにパス値１を割り当て、且つ、先行基本ブロックｙと後続基本ブロックｘとの間のエッジｙ→ｘにパス値２を割り当てる。また、コンピュータは、その他のエッジにパス値０を割り当てる。従って、制御フロー・グラフ（７１２）では、エッジｖ→ｘにパス値０が割り当てられており、エッジｖ→ｗにパス値１が割り当てられており、且つ、エッジｙ→ｘにパス値２が割り当てられている。 次に、コンピュータは、制御フロー・グラフ（７１２）にインストラメンテーション・コードを挿入する操作を行う。 コンピュータは、エッジｖ→ｘにパス値０が割り当てられているので、インストラメンテーション・コードを挿入しない。同様に、コンピュータは、パス値０が割り当てられているその他のエッジについてもインストラメンテーション・コードを挿入しない。 また、コンピュータは、エッジｖ→ｗにパス値１が割り当てられているので、エッジｖ→ｗ上に、パス値として１を加算する命令（ｒ＋＝１）を含む基本ブロック（７１４）を挿入する。挿入基本ブロック（７１４）は、パス値として１を加算する命令（ｒ＋＝１）とともに、後続基本ブロックｗへのジャンプ命令（ｊｍｐ ｗ）を含む。 同様に、コンピュータは、エッジｙ→ｘにパス値２が割り当てられているので、エッジｙ→ｘ上に、パス値として２を加算する命令（ｒ＋＝２）を含む基本ブロック（７１５）を挿入する。挿入基本ブロック（７１５）は、パス値として２を加算する命令（ｒ＋＝２）とともに、後続基本ブロックｘへのジャンプ命令（ｊｍｐ ｘ）を含む。 従って、図７Ｂに示す変形された制御フロー・グラフ（７１３）において、インストラメンテーション・コードを挿入することによってジャンプ命令の数が２つ増えることから（ｊｍｐ ｗ及びｊｍｐ ｘ）（それぞれ、７１４及び７１５）、オーバーヘッドが増加するという問題が生じる。 図７Ｃ（従来技術３）において、変形前の制御フロー・グラフ（７２１）は、先行基本ブロックｖ、当該先行基本ブロックｖの３つの後続基本ブロックである後続基本ブロックｘ（当該後続基本ブロックｘは別の後続基本ブロックｗ１及びｗ２の先行基本ブロックでもあり、先行基本ブロックｘとも示される）、後続基本ブロックｗ１及びｗ２、並びに、先行基本ブロックｖ以外の先行基本ブロックｙ（後続基本ブロックｗ２の先行基本ブロックである）を有し、先行基本ブロックｖはエッジｖ→ｘで後続基本ブロックｘと、エッジｖ→ｗ１で後続基本ブロックｗ１と且つエッジｖ→ｗ２で後続基本ブロックｗ２とそれぞれ接続されており、後続基本ブロックｘはエッジｘ→ｗ１で後続基本ブロックｗ１と接続されており、後続基本ブロックｗ１はエッジｗ１→ｙで先行基本ブロックｙと接続されており、及び先行基本ブロックｙはエッジｙ→ｗ２で後続基本ブロックｗ２と接続されている。 コンピュータは、変形前の制御フロー・グラフ（７２１）において、先行基本ブロックｖと後続基本ブロックｘとの間のエッジｖ→ｘにパス値０を割り当て、先行基本ブロックｖと後続基本ブロックｗ１との間のエッジｖ→ｗ１にパス値１を割り当て、且つ、先行基本ブロックｖと後続基本ブロックｗ２との間のエッジｖ→ｗ２にパス値２を割り当てる。また、コンピュータは、その他のエッジにパス値０を割り当てる。従って、制御フロー・グラフ（７２２）では、エッジｖ→ｘにパス値０が割り当てられており、エッジｖ→ｗ１にパス値１が割り当てられており、且つ、エッジｖ→ｗ２にパス値２が割り当てられている。 次に、コンピュータは、制御フロー・グラフ（７２２）にインストラメンテーション・コードを挿入する操作を行う。 コンピュータは、エッジｖ→ｘにパス値０が割り当てられているので、インストラメンテーション・コードを挿入しない。同様に、コンピュータは、パス値０が割り当てられているその他のエッジについてもインストラメンテーション・コードを挿入しない。 また、コンピュータは、エッジｖ→ｗ１にパス値１が割り当てられているので、エッジｖ→ｗ１上に、パス値として１を加算する命令（ｒ＋＝１）を含む基本ブロック（７２４）を挿入する。挿入基本ブロック（７２４）は、パス値として１を加算する命令（ｒ＋＝１）とともに、後続基本ブロックｗ１へのジャンプ命令（ｊｍｐ ｗ１）を含む。 同様に、コンピュータは、エッジｖ→ｗ２にパス値２が割り当てられているので、エッジｖ→ｗ２上に、パス値として２を加算する命令（ｒ＋＝２）を含む基本ブロック（７２５）を挿入する。挿入基本ブロック（７２５）は、パス値として２を加算する命令（ｒ＋＝２）とともに、後続基本ブロックｗ２へのジャンプ命令（ｊｍｐ ｗ２）を含む。 従って、図７Ｃに示す変形された制御フロー・グラフ（７２３）において、インストラメンテーション・コードを挿入することによってジャンプ命令の数が２つ増えることから（ｊｍｐ ｗ１及びｊｍｐ ｗ２）（それぞれ、７２４及び７２５）、オーバーヘッドが増加するという問題が生じる。 図７Ｄ（従来技術４）において、変形前の制御フロー・グラフ（７３１）は、先行基本ブロックｖ、当該先行基本ブロックｖの３つの後続基本ブロックである後続基本ブロックｘ（当該後続基本ブロックｘはもう１つの後続基本ブロックｗの先行基本ブロックでもあり、先行基本ブロックｘとも示される）、後続基本ブロックｗ１及びｗ２、並びに、先行基本ブロックｚ（後続基本ブロックｗ２の先行基本ブロックである）及び先行基本ブロックｙ（後続基本ブロックｘの先行基本ブロックである）を有し、先行基本ブロックｖはエッジｖ→ｘで後続基本ブロックｘと、エッジｖ→ｗ１で後続基本ブロックｗ１と且つエッジｖ→ｗ２で後続基本ブロックｗ２とそれぞれ接続されており、先行基本ブロックｙはエッジｙ→ｘで後続基本ブロックｘと接続されており、後続基本ブロックｘはエッジｘ→ｗ１で後続基本ブロックｗ１と接続されており、後続基本ブロックｗ１はエッジｗ１→ｚで先行基本ブロックｚと接続されており、及び先行基本ブロックｚはエッジｚ→ｗ２で後続基本ブロックｗ２と接続されている。 コンピュータは、変形前の制御フロー・グラフ（７３１）において、先行基本ブロックｖと後続基本ブロックｘとの間のエッジｖ→ｘにパス値０を割り当て、先行基本ブロックｖと後続基本ブロックｗ１との間のエッジｖ→ｗ１にパス値１を割り当て、且つ、先行基本ブロックｖと後続基本ブロックｗ２との間のエッジｖ→ｗ２にパス値２を割り当てる。また、コンピュータは、その他のエッジにパス値０を割り当てる。従って、制御フロー・グラフ（７３２）では、エッジｖ→ｘにパス値０が割り当てられており、エッジｖ→ｗ１にパス値１が割り当てられており、且つ、エッジｖ→ｗ２にパス値２が割り当てられている。 次に、コンピュータは、制御フロー・グラフ（７３２）にインストラメンテーション・コードを挿入する操作を行う。 コンピュータは、エッジｖ→ｘにパス値０が割り当てられているので、インストラメンテーション・コードを挿入しない。同様に、コンピュータは、パス値０が割り当てられているその他のエッジについてもインストラメンテーション・コードを挿入しない。 また、コンピュータは、エッジｖ→ｗ１にパス値１が割り当てられているので、エッジｖ→ｗ１上に、パス値として１を加算する命令（ｒ＋＝１）を含む基本ブロック（７３４）を挿入する。挿入基本ブロック（７３４）は、パス値として１を加算する命令（ｒ＋＝１）とともに、後続基本ブロックｗ１へのジャンプ命令（ｊｍｐ ｗ１）を含む。 同様に、コンピュータは、エッジｖ→ｗ２にパス値２が割り当てられているので、エッジｖ→ｗ２上に、パス値として２を加算する命令（ｒ＋＝２）を含む基本ブロック（７３５）を挿入する。挿入基本ブロック（７３５）は、パス値として２を加算する命令（ｒ＋＝２）とともに、後続基本ブロックｗ２へのジャンプ命令（ｊｍｐ ｗ２）を含む。 同様に、コンピュータは、エッジｙ→ｘにパス値３が割り当てられているので、エッジｙ→ｘ上に、パス値として３を加算する命令（ｒ＋＝３）を含む基本ブロック（７３６）を挿入する。挿入基本ブロック（７３６）は、パス値として３を加算する命令（ｒ＋＝３）とともに、後続基本ブロックｘへのジャンプ命令（ｊｍｐ ｘ）を含む。 従って、図７Ｄに示す変形された制御フロー・グラフ（７３３）において、インストラメンテーション・コードを挿入することによってジャンプ命令の数が３つ増えることから（それぞれ、ｊｍｐ ｗ１、ｊｍｐ ｗ２及びｊｍｐ ｘ）、（７２４，７２５及び７３６）オーバーヘッドが増加するという問題が生じる。 以上に示す通り、従来技術に示す方法では、プロファイル情報を収集する為のインストラメンテーション・コードを挿入することによって、ジャンプ命令の数が増加し、オーバーヘッドが増加するという問題が生じている。 非特許文献１に記載の手法では、制御フロー・グラフの始点から終点にかけて通過した実行パスを表す整数値（パス値）を加減算のみで計算するように有向エッジ上にインストラメンテーション・コードを配置する。そして、非特許文献１に記載の手法では、当該インストラメンテーション・コードの配置を制御フロー・グラフの最大コスト・スパンニング木を求め、当該最大コスト・スパンニング木に含まれない有向エッジにインストラメンテーション・コードを挿入することにより最適化する。しかしながら、非特許文献１に記載の手法では、パス値を制御フロー・グラフの終点で毎回メモリに記録するためにオーバーヘッドが大きい。 非特許文献２に記載の手法では、非特許文献１に記載の手法を用いてインストラメンテーション・コードを配置する際に、他の手段で得られる実行頻度情報を用いて、実行頻度の高いエッジ上のインストラメンテーション・コードを削除する。しかしながら、非特許文献２に記載の手法それ自体が実行頻度を求める手法である為に、実行頻度情報が利用不可であるか、又は、実行頻度情報の精度が著しく低い可能性がある。また、非特許文献２に記載の手法では、パス値を、毎回メモリに記録せずに、一定時間毎にサンプリングする。従って、非特許文献２に記載の手法では、メモリの記録へのオーバーヘッドが大幅に削減された結果、インストラメンテーション・コードによるオーバーヘッドが支配的になり、特に、インストラメンテーション・コードの挿入にジャンプ命令の挿入が伴う場合のオーバーヘッドが顕著となる。 そこで、本発明は、プロファイル情報を収集する為の（例えば、非特許文献１及び２に記載の各手法におけるパス値を計算する為の）インストラメンテーション・コードを挿入する際に必要なジャンプ命令の数を最小化し、オーバーヘッドを削減することを目的とする。 非特許文献１及び２は参照によって本明細書に取り込まれる。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の実施態様に従うと、インストラメンテーション・コードを挿入する際に必要なジャンプ命令の数を削減することが可能となり、従ってオーバーヘッドが削減される。