【図1】一実施形態によるメモリシステムの機能的ブロック図である。

【図2】一実施形態によるメモリセルの例示的表現である。

【図3】一実施形態によるメモリチップの例示的表現である。

【図4】一実施形態によるメモリチップのバンクの例示的表現である。

【図5】一実施形態によるメモリチップのタイルの例示的表現である。

【図6】一実施形態によるメモリチップのタイルの例示的表現である。

【図7】一実施形態によるメモリチップの複数のタイルおよびグローバルビット線の例示的表現である。

【図8】一実施形態によるメモリチップの複数のグローバルビット線およびローカルビット線の例示的表現である。

【図9】一実施形態によるメモリチップのサブタイルの一部の電気的概略図である。

【図10】一実施形態によるブロック消去書き込み動作を実現するために使用される信号のタイミング図である。

【図11】一実施形態によるブロック消去書き込み動作を実現するために使用される信号のタイミング図である。

【図12】一実施形態による一ステップ中に処理される半導体基板の断片の例示的表現である。

【図13】図１２に示す実施形態による一ステップ中に処理される半導体基板の断片の例示的表現である。

【図14】図１２に示す実施形態による一ステップ中に処理される半導体基板の断片の例示的表現である。

【図15】図１２に示す実施形態による一ステップ中に処理される半導体基板の断片の例示的表現である。

【図16】図１２に示す実施形態による一ステップ中に処理される半導体基板の断片の例示的表現である。