発明が解決しようとする課題[発明の詳細な説明]から抜粋

のように，メモリ・論理共役システムは，動的再構成が可能な柔軟な単一回路を大量に生産可能であるという点において，優れたシステムである。 ただし，従来のメモリ・論理共役システムは，複数の機能ブロック同士でデータ信号等の送受信を行う場合，隣接する機能ブロック同士を接続する隣接バスを介する必要があった。この隣接バスは，行列方向に隣り合う機能ブロック同士のみを接続するものである。このため，例えば，同じデータ信号を列方向に並ぶ３つ以上の機能ブロックで共有しようとした場合，まず，ある機能ブロックから，これと隣接する別の機能ブロックへデータ信号を送信する。その後，この別の機能ブロックから，さらに別の隣接する機能ブロックへとデータ信号を送信する必要がある。例えば，ある機能ブロックから別の機能ブロックへデータ信号を送信するという処理に１クロック消費されるとした場合，同じデータ信号を列方向に並ぶ３つの機能ブロックで共有するためには，そのデータ信号の伝送処理に２クロック消費されることとなる。このように，従来の隣接バスのシステムでは，データ信号の共有先が増えるに従って，そのデータ信号の共有を達成するのに必要なクロック数が増えることとなる。従って，従来の隣接バスのシステムでは，データ信号を共有しようとした場合や，データ信号を遠くの機能ブロックへと伝達しようとした場合に，処理時間の遅延を招く恐れがあるという問題があった。 また，従来のメモリ・論理共役システムは，データ信号の伝達経路を決定するための経路設定レジスタを，全ての機能ブロックに設ける必要がある。すなわち，従来のシステムは，データ信号の伝達経路として隣接バスのみを用いているため，ある機能ブロックから遠く離れた機能ブロックへとデータ信号を伝達させようとした場合に，その間に位置する全ての機能ブロックを中継する必要がある。このため，それぞれの機能ブロックに経路設定レジスタを設けなければ，所望の機能ブロックへとデータ信号を伝達させることができなかった。要するに，従来のシステムは，機能ブロックをスキップして，データ信号を伝達させることができない。このため，従来のシステムは，データ信号を遠くの機能ブロックへと伝達しようとした場合に，発信元から受信先の間に位置する全ての機能ブロック（特に経路設定レジスタ）をアクティブにする必要がある。その結果，従来のシステムは，電力消費が大きくなるという問題があった。 このような従来のメモリ・論理共役システムの問題は，各機能ブロックを接続している隣接バスの接続形態に起因するものであるといえる。このため，現在では，従来のメモリ・論理共役システムを，さらに高速かつ低消費電力で機能させることのできるバスシステムが求められている。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明のバスシステムによれば，従来のメモリ・論理共役システムを，さらに高速かつ低消費電力で機能させることができる。