発明が解決しようとする課題[発明の詳細な説明]から抜粋

現在のハードウェア・プラットフォームでは、ＭＴは、典型的には、ＭＴハードウェア上で稼働するオペレーティング・システム（ＯＳ）には透過な方式で実装される。この特徴の１つの側面は、ＯＳがＭＴハードウェアを利用するための変更を必要としないことである。しかし、ＯＳに関して透過なＭＴ動作によって、応答時間、容量プロビジョニング、容量プランニング、およびビリングの変動性が大きくなることがある。この変動性は、ＯＳのタスクがコアの排他的制御権を持っているか、またはＯＳのタスクがコアを共用するスレッドとして実行中であるかがＯＳにはわからないために生じる場合がある。設計上、ＭＴ対応ハードウェア上のメモリ多用ワークロードのための最大容量は、コアの使用時に平均スレッド密度が高いときに達成可能である。ＭＴによって生じるキャッシュ利用の増加により、追加容量が生じることがある。ＯＳが、使用コアの高平均スレッド密度を一定して維持しない場合、ＭＴによって生じる追加の処理能力全体を利用することができなくなる。例えば、低演算処理使用率のときにハードウェアが１コアにつき１つのＭＴスレッドを実行し、高演算処理使用率のときに高いスレッド密度で実行する場合、ワークロードにどれだけの合計ＭＴ演算処理容量が利用可能であるかを判断するのはきわめて困難な場合がある。容量に関して前述したのと同様にして、ＭＴスレッド利用におけるこのハードウェアの変動性の結果、トランザクション応答時間とビリングの両方に変動性が生じる可能性がある。

課題を解決するための手段[発明の詳細な説明]から抜粋