2026年 特許公開件数ランキング 126位 208件(※)
2026年 特許取得件数ランキング 203位 116件(※)
公報発行日 2018年12月26
公報URL https://ipforce.jp/patent-jp-B9-6444772 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】図1は、組電池システムの構成を示す図である。
【図2】図2は、充電経路選択部が選択する充電経路の一例を示す図である。
【図3】図3は、放電経路選択部が選択する第1放電経路の一例を示す図である。
【図4】図4は、放電経路選択部が選択する第2放電経路の一例を示す図である。
【図5】図5は、接続部材、第1、第2スイッチが正常な場合のキャパシタの電圧を示す図である。
【図6】図6は、第1スイッチにオープン異常が発生した場合のキャパシタの電圧を示す図である。
【図7】図7は、第2スイッチにオープン異常が発生した場合のキャパシタの電圧を示す図である。
【図8】図8は、第2スイッチにオープン異常が発生した場合のキャパシタの電圧を示す図である。
【図9】図9は、第1スイッチにオープン異常が発生した場合のキャパシタの電圧を示す図である。
【図10】図10は、接続部材にオープン異常が発生した場合のキャパシタの電圧を示す図である。
【図11】図11は、電池スタックを含む充電経路を選択した場合にフライングキャパシタ部に形成される閉回路を示す図である。
【図12】図12は、第1放電経路を選択した場合にフライングキャパシタ部に形成される閉回路を示す図である。
【図13】図13は、図12に示す閉回路の等価回路を示す図である。
【図14】図14は、第1スイッチにショート異常が発生した場合のキャパシタの電圧を示す図である。
【図15】図15は、電池スタックを含む充電経路を選択した場合にフライングキャパシタ部に形成される閉回路を示す図である。
【図16】図16は、第1放電経路を選択した場合にフライングキャパシタ部に形成される閉回路を示す図である。
【図17】図17は、図16に示す閉回路の等価回路を示す図である。
【図18】図18は、第2スイッチにショート異常が発生した場合のキャパシタの電圧を示す図である。
【図19】図19は、第2スイッチにショート異常が発生した場合のキャパシタの電圧を示す図である。
【図20】図20は、第1スイッチにショート異常が発生した場合のキャパシタの電圧を示す図である。
【図21】図21は、電圧検出処理の処理手順の一例を示すフローチャートである。
【図22】図22は、制御部が実行する異常特定処理の処理手順の一例を示すフローチャートである。
【図23】図23は、充放電システムの概要を示す図である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります