技術分野
窒化物半導体装置の製造方法および窒化物半導体装置に関する。
イオン注入後の結晶回復工程および不純物活性化工程では、半導体基板を高温で熱処理する。例えば、半導体基板の材料が窒化ガリウム(GaN)系材料である場合、800度以上で熱処理する。しかし、800度以上で熱処理するとGaN系材料の表面から窒素原子(N)が分解されて放出される。これを防ぐ目的として、熱処理工程においてGaN系材料に保護膜(キャップ層)を設けていた(例えば、特許文献1および2参照)。
不純物活性化工程では半導体基板を1100℃より高い温度で熱処理する場合があり、結晶回復工程では半導体基板を1500℃程度で熱処理する場合がある。このような場合、保護膜を用いたとしてもGaN系材料の表面からの窒素原子の放出を十分には抑制できないので、GaN系材料の表面に凹凸を有する荒れが発生する。表面荒れが発生した領域には、アクセプタに対する補償ドナーとして機能する窒素空孔が存在するので、設計目的に適った十分なp型キャリア濃度を得ることができない。加えて、保護膜から不純物が拡散することまたは保護膜の除去が不十分であることに起因して、GaN系材料の表面が汚染される場合がある。これにより、その後のプロセスまたは完成したデバイスの特性に対して悪影響が出る。なお、熱処理工程が無い場合であっても、保護膜の形成および除去に起因してGaN系材料の表面に荒れが存在する場合がある。またなお、成膜した絶縁膜をCMPにより研磨して、界面強化層を露出することが知られている(例えば、特許文献3参照)。
[先行技術文献]
[特許文献]
[特許文献1] 特許第2540791号公報
[特許文献2] 特許第3244980号公報
[特許文献3] 特許第4044497号公報
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ただし、界面強化層を露出するためのCMPは、GaN系材料の表面荒れを補償するものではない。本件は、GaN系材料において表面荒れが存在する領域を除去することにより、平坦な表面を得ることを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の第1の態様においては、窒化物半導体層を熱処理する熱処理工程、または、窒化物半導体層のおもて面に形成された膜を除去する除去工程と、熱処理工程または除去工程よりも後の工程であって、窒化物半導体層のおもて面を研磨する研磨工程とを備える、窒化物半導体装置の製造方法を提供する。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】第1窒化物半導体装置100の製造フロー90を示す図である。
【図2】図1に記載の各工程に入る前の半導体基板10の断面を示す図である。
【図3】ドープ工程S10を示す図である。
【図4】保護膜18の形成工程S20を示す図である。
【図5】熱処理工程S30を示す図である。
【図6】保護膜18の除去工程S40を示す図である。
【図7】おもて面11の研磨工程S50を示す図である。
【図8】おもて面構造40および裏面構造50の形成工程S60を示す図である。
【図9】(a)〜(e)は、半導体基板10のおもて面11のAFM像を示す図である。
【図10】(a)〜(e)は、半導体基板10のおもて面11の凹凸を表す3次元立体図を示す図である。
【図11】(a)〜(e)は、半導体基板10のおもて面11の凹凸を表すグラフを示す図である。
【図12】第2窒化物半導体装置100の製造フロー94を示す図である。
【図13】おもて面11の研磨工程S55を示す図である。
【図14】第3窒化物半導体装置110の製造フロー98を示す図である。
10・・半導体基板、11・・おもて面、12・・裏面、13・・高濃度不純物層、14・・窒化物半導体層、18・・保護膜、19・・ダメージ層
20・・ベース領域、22・・ソース領域、24・・コンタクト領域
30・・アニール炉、32・・雰囲気ガス
40・・おもて面構造、42・・ゲート電極、44・・ゲート絶縁膜、46・・ソース電極
50・・裏面構造、52・・ドレイン電極
90・・製造フロー、94・・製造フロー、98・・製造フロー
100・・窒化物半導体装置、110・・窒化物半導体装置
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録