2026年 特許公開件数ランキング 8位 1,122件(※)
2026年 特許取得件数ランキング 8位 1,018件(※)
2026年 特許公開件数ランキング 1414位 159件(※)
2026年 特許取得件数ランキング 747位 151件(※)
公報発行日 2019年12月4
公報URL https://ipforce.jp/patent-jp-B9-6615551 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】シミュレーション装置及びシミュレーションプログラムを構成するモジュールの標準構成図。
【図2】各モジュールにおける処理ステップを示すフローチャート。
【図3】複数のモジュールが通信を介して連携している状態を示す図。
【図4】ブロードキャスト信号およびモジュール間の連携信号の構成を示す図。
【図5】通信エラーチェック処理の説明図。
【図6】モジュールとその状態復元用のデータ保存領域の関係を示す図。
【図7】モジュールの復元データとそのファイル番号の関係を示す図。
【図8】モジュール間での計算引継ぎ処理の流れを示す図。
【図9】モジュール間での計算引継ぎ判定基準を説明する図。
【図10】デバッグ用出力とデバッグ処理の関係を示す図。
【図11】送受信信号監視によるデバッグファイル出力機能を説明する図。
【図12】モジュールと時間制御で参照する時計との関係を示す図。
【図13】シミュレーションサイクルとモジュールにおけるプログラムの実行及び待機との関係を示す図。
【図14】シミュレーションサイクルが異なるモジュール間の同期タイミングを示す図。
【図15】2倍速計算で実行されるシミュレーションの待機時間の説明図。
【図16】計算負荷の変動に伴う実行待機と同期との関係を示す図。
【図17】2倍速計算における同期遅れを回復する手順の説明図。
【図18】モジュール間での時計の進み方を補正する手順の説明図。
【図19】モジュール間での時計の進み方を補正する手順の説明図。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります