技術分野
この発明は、プラント監視制御システム用エミュレータに関する。特に、制御装置を模擬する制御エミュレート部と、制御装置と制御対象機器との間で信号を入出力する入出力装置を模擬するI/Oエミュレート部と、を備えたプラント監視制御システム用エミュレータ
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ところで、このようなエミュレータは、実機を模擬しているため、計算や実行時間などは、実機相当の処理速度に設定されている。したがって、反応の遅い制御系(例えば、温度制御)を模擬する場合や、実機での検証が難しい長時間の時間経過を確認する場合には、非常に長い時間や多くの手間がかかってしまう。
本発明は、上述のような課題を解決するためになされたもので、実機を用いるよりも試験に要する時間を短縮し、効率の良いソフトウェア試験を実現できるプラント監視制御システム用エミュレータを提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明は、の目的を達成するため、プラント監視制御システム用エミュレータであって、
試験対象の制御ソフトウェアを記憶する制御ソフトウェア記憶部と、
前記制御ソフトウェア記憶部から前記制御ソフトウェアを読み込んで、一連の演算処理を所定の演算速度で実行して制御信号を出力する制御演算部と、
前記制御演算部のデータ参照先およびデータ書込先として使用される共有メモリ部と、
前記制御信・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、エミュレータの演算速度を仮想的に高速化することによって、実機を用いるよりも試験に要する時間を短縮し、効率の良いソフトウェア試験を実現できる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 本発明の実施の形態1に係る制御ソフトウェア試験システム1の構成を説明するための図である。
【図2】 図1に示す各エミュレータのハードウェア構成例を示すブロック図である。
【図3】 実施の形態1に係る変速動作を実現するために、プラント監視制御システム用エミュレータ12が実行する制御ルーチンのフローチャートである。
【図4】 本発明の実施の形態2に係る制御ソフトウェア試験システム1の構成を説明するための図である。
【図5】 実施の形態2に係る変速動作を実現するために、プラント監視制御システム用エミュレータ12が実行する制御ルーチンのフローチャートである。
1 制御ソフトウェア試験システム
11 操作画面エミュレータ
12 プラント監視制御システム用エミュレータ
101 CPU
102 ROM
103 RAM
104 入出力インターフェース
105 システムバス
106 入力装置
107 表示装置
108 ストレージ
109 通信装置
121 制御エミュレート部
121a 制御ソフトウェア記憶部
121b 制御演算部
121c 共有メモリ部
121c1 I/O入出力用メモリ
121c2 テンポラリ用メモリ
122 I/Oエミュレート部
122a 設定ファイル記憶部
122b I/O演算部
122c I/Oログファイル記憶部
123 演算速度調整部
NW ネットワーク
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録