特許6783290IP Force 特許公報全文掲載

技術分野

[優先権主張]
本出願は、2014年5月20日に出願された、米国特許出願整理番号14/282,520の“Polar,Chiral,and Non−Centro−Symmetric Ferroelectric Materials,Memory Cells Including Such Materials,and Related Devices and Methods”の出願日の利益を享受する権利を主張する。 本開示の半導体デバイス設計および製造の分野に関する。より詳細には、本開示の強誘電体材料を含む強誘電体メモリセルを形成する方法と、メモリデバイスなどの関連する半導体デバイス構造

発明が解決しようとする課題[発明の詳細な説明]から抜粋

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本開示の一実施形態による、1T−FeRAMメモリセルの断面図である。

【図2】本開示の別の実施形態による、1T−FeRAMメモリセルの断面図である。

【図3】本開示のさらに別の実施形態による、1T−FeRAMメモリセルの断面図である。

【図4A】静止状態における図1と類似の1T−FeRAMメモリセルの断面図であり、Vd,Vg、VsおよびVbの電圧は0Vに設定される。

【図4B】“書き込み0”動作状態における図1と類似の1T−FeRAMメモリセルの断面図であり、ゲート電圧Vgは0Vより大きく設定され、Vd、Vs、Vbは0Vに設定される。

【図4C】“書き込み1”動作状態における図1と類似の1T−FeRAMメモリセルの断面図であり、ゲート電圧Vgは、0V未満に設定され、Vd、Vs、Vbは0Vに設定される。

【図5】本開示の別の実施形態による、1T−1CFeRAMメモリセルの断面図である。

【図6】本開示の一実施形態による、FeRAMメモリセルアレイの一部の簡略化された平面図である。

選択図 図1出願人が指定した本件の代表的な図

100 1T−FeRAMメモリセル   102 基板   104 ソース   106 ドレイン   140 FE結晶材料   160 ゲート電極材料   200 1T−FeRAMメモリセル   202 基板   204 ソース   206 ドレイン   220 絶縁バッファ材料   240 FE結晶材料   260 ゲート電極材料   300 1T−FeRAMメモリセル   302 基板   304 ソース   306 ドレイン   320 絶縁バッファ材料   340 FE結晶材料   350 界面材料   360 ゲート電極材料   400 1T−FeRAMメモリセル   402 基板   404 ソース   406 ドレイン   440 FE結晶材料   460 ゲート電極材料   500 1T−1CFeRAMメモリセル   502 基板   504 ソース   506 ドレイン   540 FE結晶材料   545 線形誘電体材料   560 ゲート電極   570 相互接続構造   590 底部電極   595 上部電極   510 キャパシタ   600 FeRAMメモリセルアレイ   601 メモリセル   611 デジット線   612 ワード線

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります