【図1】図１は、本発明の実施形態１に係る二軸一体型モータの主要構成を示す断面図である。

【図2】図２は、第１ロータヨークと第２ロータヨークとカバーが取り付けられた状態のベースとの位置関係の一例を示す模式図である。

【図3】図３は、実施形態１に係る第１回転体及び第２回転体の一例を示す図である。

【図4】図４は、第１回転体及び第２回転体の各磁気トラックの一例を示す図である。

【図5】図５は、実施形態１に係る第１磁気検知部及び第２磁気検知部の配置例を示す図である。

【図6】図６は、図５のＩＶ−ＩＶ断面図である。

【図7】図７は、第１検知部の具体的構成例を示す図である。

【図8】図８は、実施形態１に係る磁気センサの配置例を示す図である。

【図9】図９は、実施形態１に係る第１検知部の各部波形例を示す図である。

【図10】図１０は、実施形態１に係る補正演算部の機能ブロックの一例を示す図である。

【図11】図１１は、実施形態１に係る正規化処理部の制御ブロックの一例を示す図である。

【図12】図１２は、図１１に示す正規化処理部における正規化動作の一例を示す図である。

【図13】図１３は、実施形態１に係る正規化処理部の制御ブロックの図１１とは異なる一例を示す図である。

【図14】図１４は、図１３に示す正規化処理部における正規化動作の一例を示す図である。

【図15】図１５は、実施形態１に係る正規化処理部がオフセット電圧補正部及び振幅補正部の双方を具備した制御ブロックの一例を示す図である。

【図16】図１６は、実施形態１に係るセンサ位相補正部における補正対象の一例を示す図である。

【図17】図１７は、実施形態１に係るセンサ位相補正部の制御ブロックの一例を示す図である。

【図18】図１８は、図１７に示すセンサ位相補正部における位相補正動作の一例を示す図である。

【図19】図１９は、実施形態１に係るセンサ位相補正部における補正対象の図１６とは異なる一例を示す図である。

【図20】図２０は、実施形態１に係るセンサ位相補正部の図１７とは異なる制御ブロックの一例を示す図である。

【図21】図２１は、図２０に示すセンサ位相補正部における位相補正動作の一例を示す図である。

【図22】図２２は、実施形態２に係る補正演算部の機能ブロックの一例を示す図である。

【図23】図２３は、実施形態２に係る振幅変動抑制部の制御ブロックの一例を示す図である。

【図24】図２４は、本発明の実施形態３に係る二軸一体型モータの主要構成を示す断面図である。

【図25】図２５は、実施形態３に係る第１回転体と、第２回転体と、第１磁気検知部及び第２磁気検知部が設けられた基板との位置関係の一例を示す図である。

【図26】図２６は、実施形態４に係る基板及び基板の周辺の構成例を示す図である。