特許6795078IP Force 特許公報全文掲載

技術分野

信号を送信する送信装置、およびそのような送信装置を備えた通信システム

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、通信システムでは、一般に通信品質が高いことが望まれ、さらなる通信品質の向上が期待されている。 したがって、通信品質を高めることができる送信装置および通信システムを提供することが望ましい。

課題を解決するための手段[発明の詳細な説明]から抜粋

本開示の送信装置は、出力端子と、制御部と、ドライバ部とを備えている。制御部は、第1の制御信号を所定の遅延量だけ遅延させる第1の遅延回路と、第2の制御信号に基づいて第1の制御信号および第1の遅延回路により遅延された第1の制御信号のうちの一方を選択して出力するセレクタとを有するものである。ドライバ部は、セレクタの出力信号および第2の制御信号に基づいて、出力端子の電圧を、第1の電圧と、第2の電圧と・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本開示の送信装置および通信システムによれば、第1の制御信号および第1の遅延回路により遅延された第1の制御信号のうちの一方と、第2の制御信号とに基づいて、に基づいて、出力端子の電圧を設定するようにしたので、通信品質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本開示の実施の形態に係る通信システムの一構成例を表すブロック図である。

【図2】第1の実施の形態に係る送信部の一構成例を表すブロック図である。

【図3】図2に示したドライバ部の一構成例を表す回路図である。

【図4】図2に示した送信部の一動作例を表す表である。

【図5】図1に示した受信装置の一構成例を表す回路図である。

【図6】図1に示した受信装置の一動作例を表す説明図である。

【図7】図2に示した送信部の一動作例を表すタイミング波形図である。

【図8A】図3に示したドライバ部の一動作例を表す説明図である。

【図8B】図3に示したドライバ部の他の動作例を表す説明図である。

【図8C】図3に示したドライバ部の他の動作例を表す説明図である。

【図9】図2に示した送信部の一動作例を表す説明図である。

【図10】図2に示した送信部の一動作例を表すアイダイアグラムである。

【図11】比較例に係る送信部の一構成例を表すブロック図である。

【図12】図11に示した送信部の一動作例を表すタイミング波形図である。

【図13】図11に示した送信部の一動作例を表す説明図である。

【図14】図11に示した送信部の一動作例を表すアイダイアグラムである。

【図15】第1の実施の形態の変形例に係る送信部の一構成例を表すブロック図である。

【図16】図15に示したドライバ回路の一構成例を表す回路図である。

【図17】図15に示した送信部の一動作例を表すタイミング波形図である。

【図18A】図16に示したドライバ回路の一動作例を表す説明図である。

【図18B】図16に示したドライバ回路の他の動作例を表す説明図である。

【図18C】図16に示したドライバ回路の他の動作例を表す説明図である。

【図19】第1の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。

【図20】第1の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。

【図21】第1の実施の形態の他の変形例に係る通信システムの一構成例を表すブロック図である。

【図22】第2の実施の形態に係る送信部の一構成例を表すブロック図である。

【図23】図22に示した送信部の一動作例を表すタイミング波形図である。

【図24】図22に示した送信部の一動作例を表す説明図である。

【図25】第2の実施の形態の変形例に係る送信部の一構成例を表すブロック図である。

【図26】図25に示した送信部の一動作例を表すタイミング波形図である。

【図27】第3の実施の形態に係る送信部の一構成例を表すブロック図である。

【図28】図27に示した送信部の一動作例を表すタイミング波形図である。

【図29】図27に示したドライバ部の一動作例を表す説明図である。

【図30】図27に示した送信部の一動作例を表す説明図である。

【図31】第3の実施の形態の変形例に係る送信部の一構成例を表すブロック図である。

【図32】図31に示した送信部の一動作例を表すタイミング波形図である。

【図33】実施の形態に係る送信装置が適用されたスマートフォンの外観構成を表す斜視図である。

【図34】実施の形態に係る送信装置が適用されたアプリケーションプロセッサの一構成例を表すブロック図である。

【図35】実施の形態に係る送信装置が適用されたイメージセンサの一構成例を表すブロック図である。

選択図 図1出願人が指定した本件の代表的な図

1〜4…通信システム、9A〜9C…伝送線路、10,70…送信装置、11,11A〜11C,14〜16,71A〜71C,81,84,121,124…送信部、13…ドライバ部、20,29,60,90,99,130,139…制御部、21〜23,61〜63,91〜93,131〜133…遅延回路、24,25,94,134…論理回路、26〜28…論理積回路、30,40,50…ドライバ回路、31,34,41,44,51,54…抵抗素子、32,33,42,43,52,53…トランジスタ、64…遅延量設定部、95,96…セレクタ、100,110…受信装置、101A〜101C…抵抗素子、102A〜102C…アンプ、111…検出部、135,136…論理和回路、300…スマートフォン、310…アプリケーションプロセッサ、311…CPU、312…メモリ制御部、313…電源制御部、314…外部インタフェース、315…GPU、316…メディア処理部、317…ディスプレイ制御部、318…MIPIインタフェース、319…システムバス、410…イメージセンサ、501…メモリ、502…無線通信部、411…センサ部、412…ISP、413…JPEGエンコーダ、414…CPU、415…RAM、416…ROM、417…電源制御部、418…I2Cインタフェース、419…MIPIインタフェース、420…システムバス、CTL1〜CTL3…遅延制御信号、DET,DN,DNA〜DNC,MM,MMA〜MMC,UP,UPA〜UPC…制御信号、SIG,SIGA〜SIGC…信号、DN1〜DN4,Mflag,MM1,UP1〜UP4…信号、E1,E2…アイ開口、td1,td2,td11,ts21,td22…遅延量、P…時間、Thm,Tlm,Thl,Tlh,Tmh,Tml…遷移、TinA〜TinC…入力端子、Tout…出力端子、VH…高レベル電圧、VL…低レベル電圧、VM…中レベル電圧。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります