特許 6799404出願番号 特願 2016-138615
情報処理装置および情報処理方法
出願人 富士通テン株式会社（識別番号 237592）
2026年 特許公開件数ランキング 127位 197件（※）
2026年 特許取得件数ランキング 196位 115件（※）
公報発行日 2020年12月16
公報URL https://ipforce.jp/patent-jp-B9-6799404 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
情報処理装置および情報処理方法
発明が解決しようとする課題[発明の詳細な説明]から抜粋
しかしながら、した従来技術のように、情報処理装置にＭＭＵなどの専用ハードウェアを実装してメモリ保護を行うと、専用ハードウェア分だけコストが上昇してしまう。 本発明は、に鑑みてなされたものであって、安価にメモリ保護を行うことができる情報処理装置および情報処理方法を提供することを目的とする。課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、目的を達成するために、本発明は、メモリと、仲介部とを備える。メモリは、タスクごとに割り当てられたメモリ使用領域と、前記タスクを識別する識別情報を記憶する識別情報領域とを有する。仲介部は、前記タスクによる前記メモリ使用領域への書き込みおよび読み込みを仲介する。また、仲介部は、前記タスクから前記書き込みおよび前記読み込みの要求を受け付けた場合に、当該タスクに対応する前記識別・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、安価にメモリ保護が可能な情報処理装置および情報処理方法を提供することができる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】図１は、本情報処理方法の概要を示す図である。
【図2】図２は、本情報処理装置の構成を示すブロック図である。
【図3】図３は、メモリの構成例を示す図である。
【図4】図４は、本情報処理装置が実行する処理手順を示すフローチャートである。
【図5】図５は、本情報処理装置の適用例を示す図である。
【図6】図６は、タスクの具体例を示す図である。
選択図 図1出願人が指定した本件の代表的な図
１ 情報処理装置
１０ 制御部
１５ ＷＤＴ部
２０ 仲介部
２１ Ｗ／Ｒ処理部
２５ 判定部
２５ａ アドレス判定部
２５ｂ 順序判定部
２５ｃ メモリ異常判定部
３０ ＲＯＭ
４０ ＲＡＭ
４１ メモリ使用領域
４２ 識別情報領域
Ｍ メモリ
Ｔ タスク
Ｉ 識別情報
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります