【図1】本発明の第１の情報処理装置の機能ブロック図の一例である。

【図2】同ニューラルネットワークのネットワーク構成例を示す図である。

【図3】同位相差演算層の構成について説明するための図である。

【図4】同順方向伝播の一例を示す図である。

【図5】同変換層を備えるニューラルネットワークのネットワーク構成例を示す図である。

【図6】本発明の第２のニューラルネットワークに入力される複素数データについて説明するための図である。

【図7】一般的な複素数型畳み込みニューラルネットワークに係る畳み込み処理について説明するための図である。

【図8】一般的な複素数型畳み込みニューラルネットワークにおける出力特徴マップと畳み込みフィルタとの関係について説明するための図である。

【図9】本発明の第２のニューラルネットワークのネットワーク構成例を示す図である。

【図10】同ニューラルネットワークによる畳み込み処理における入力特徴マップと畳み込みフィルタの関係について説明するための図である。

【図11】同互いに構造の異なる一対の畳み込みフィルタについて説明するための図である。

【図12】本発明の一情報処理装置のハードウェア構成例である。

【図13】一般的な実数型ニューラルネットワークの結合関係を示す図である。

【図14】一般的な複素数型ニューラルネットワークの結合関係を示す図である。